SDI Audio Intel FPGA IPのユーザーガイド

ダウンロード PDF
ID 683333
日付 6/21/2022
Public
ドキュメント目次
ドキュメント目次 x
1. SDI Audio Intel FPGA IPの概要 2. SDI Audio Intel FPGA IPのご利用にあたって 3. SDI Audio Intel FPGA IPの機能の説明 4. SDI Audio Intel FPGA IPのパラメーター 5. SDI Audio Intel FPGA IPのインターフェイス信号 6. SDI Audio Intel FPGA IPのレジスター 7. SDI Audio Intel FPGA IPのユーザーガイド・アーカイブ 8. SDI Audio Intel FPGA IPのユーザーガイド改訂履歴
1. SDI Audio Intel FPGA IPの概要 x
1.1. リリース情報
2. SDI Audio Intel FPGA IPのご利用にあたって x
2.1. SDI Audio Intel FPGA IPのインスタンス化 テストベンチのシミュレーション
3. SDI Audio Intel FPGA IPの機能の説明 x
3.1. SDI Audio Embed IPコア 3.2. SDI Audio Extract IPコア 3.3. SDI Clocked Audio Input IPコア 3.4. SDI Clocked Audio Output IPコア 3.5. AESの形式 3.6. Avalon-STオーディオ・インターフェイス
4. SDI Audio Intel FPGA IPのパラメーター x
4.1. SDI Audio Embedのパラメーター 4.2. SDI Audio Extractのパラメーター 4.3. SDI Clocked Audio Inputのパラメーター 4.4. SDI Clocked Audio Outputのパラメーター
5. SDI Audio Intel FPGA IPのインターフェイス信号 x
5.1. SDI Audio Embedの信号 5.2. SDI Audio Extractの信号 5.3. SDI Clocked Audio Inputの信号 5.4. SDI Clocked Audio Outputの信号 5.5. SDI Audio IPのレジスター・インターフェイス信号
6. SDI Audio Intel FPGA IPのレジスター x
6.1. SDI Audio Embedのレジスター 6.2. SDI Audio Extractのレジスター 6.3. SDI Clocked Audio Inputのレジスター 6.4. SDI Clocked Audio Outputのレジスター
1. SDI Audio Intel FPGA IPの概要
2. SDI Audio Intel FPGA IPのご利用にあたって
3. SDI Audio Intel FPGA IPの機能の説明
4. SDI Audio Intel FPGA IPのパラメーター
5. SDI Audio Intel FPGA IPのインターフェイス信号
6. SDI Audio Intel FPGA IPのレジスター
7. SDI Audio Intel FPGA IPのユーザーガイド・アーカイブ
8. SDI Audio Intel FPGA IPのユーザーガイド改訂履歴

3.6. Avalon-STオーディオ・インターフェイス

プラットフォーム・デザイナー (スタンダード) 内の標準コンポーネントを相互に接続するには、Avalon-STオーディオ・インターフェイスを定義する必要があります。Avalon-STオーディオ・インターフェイスは、物理AES3インターフェイスとの間でオーディオを伝送する必要があります。つまり、AES3出力をサポートするには、インターフェイスでV、U、およびCビットを追加転送する必要があります。また、Pビットを作成することができます。

各オーディオブロックは192フレームで構成され、各フレームにはチャネル1と2があります。各フレームのビットの組み合わせは、次の図のとおりです。
図 5. AESの形式

Avalon-STはパケットベースのインターフェイスであり、オーディオ情報を一連のデータパケットとして伝送します。機能では、パケットのタイプをオーディオ・データ・パケットとオーディオ制御パケットとして定義します。

次の図は、Avalon-STオーディオ・インターフェイスのオーディオ・データ・パケットとオーディオ制御パケットを示しています。
図 6. Avalon-STオーディオ・インターフェイスのオーディオ・データ・パケットとオーディオ制御パケットオーディオ制御パケットのシーケンスは、Vビットで始まり、Uビット、最後にCビットが続きます。UビットとCビットのオーディオ制御パケットは、Vビットと同様です。

Avalon-STオーディオ・プロトコルでは、オーディオデータを制御データまたはステータスデータから分離することで、オーディオデータの処理を容易にします。プロトコルでは、データをLSBファーストでパッキングするように定義しています。これは、AES3データと一致します。オーディオデータのサイズはコンパイル時にコンフィグレーション可能で、オーディオデータのサンプルサイズと一致します。AUXを含めて、オーディオ・データ・ワードは24ビットです。

Avalon-STオーディオでは、データは24ビット・シンボルとしてまとめられており、通常は1ビートあたり1シンボル [23:0] です。コアは、オーディオデータの後にオーディオ制御データをパケットとして送信し、レイテンシーの要件を満たします。

パケットタイプ識別子は、パケットタイプを定義します。パケットタイプ識別子は、パケット開始信号がHighになった際の、パケットの最初の値です。オーディオ・データ・パケット識別子は0xAで、オーディオ制御データパケット識別子は0xEです。

次の表に、パケットタイプを示します。

表 3.  Avalon-STのパケットタイプ
タイプの識別子 詳細
0 ビデオ・データ・パケット
1–8 ユーザー・パケット・タイプ
10 オーディオ・データ・パケット
14 オーディオ制御データパケット
15 ビデオ制御データパケット
9–15 予約済み

プリアンブル・データ (AESのXYZ) は、データがブロックの先頭にあるか、および、オーディオが参照しているチャネルを示します。Avalon-STオーディオプロトコルでは、プリアンブル・データを転送する必要はありません。データに格納されている情報は、パケットの開始 (SOP)、パケットの終了 (EOP)、およびチャネル信号によって記述されます。

パケットの開始 (SOP)、パケットの終了 (EOP)、およびチャネル信号は、オーディオ・サンプル・データの開始と、関連するオーディオチャネルを示します。

単一のオーディオチャネルの場合、チャネル信号はすべての有効なサンプルでチャネル1を示します。次の図は、単一のオーディオチャネルの例を示しています。

図 7. 単一のオーディオチャネル

複数チャネルの場合、Avalon-STインターフェイス規格では、チャネル間でパケットをインターリーブすることが可能です。インターリーブにより、インターフェイスで複数のオーディオソースを多重化したり、逆多重化したりすることができます。

次の図は、2つのオーディオチャネルの例を示しています。チャネル信号はチャネル1またはチャネル2のいずれかを示します。各チャネルにはパケット開始およびパケット終了信号があり、チャネルのインターリーブおよびデインターリーブを可能にします。

図 8. 複数のオーディオチャネル
レベル 2 の表題