SDI Audio Intel FPGA IPのユーザーガイド

ID 683333
日付 6/21/2022
Public
ドキュメント目次

6.1. SDI Audio Embedのレジスター

次の表に、SDI Audio Embed IPコアのレジスターを示します。

表 25.  SDI Audio Embedのレジスターマップ

バイトオフセット

レジスター名

00h

Audio Control Register

01h

Extended Control Register

02h

Video Status Register

03h

SD EDP Control Register

04h

Channel Status Control Registers (3:0)

05h

Channel Status Control Registers (7:4)

06h

Strip Control Register1

07h

Strip Status Register1

08h

Sine Channel 1 Frequency

09h

Sine Channel 2 Frequency

0Ah

Sine Channel 3 Frequency

0Bh

Sine Channel 4 Frequency

0Ch

Audio Status Register

0Dh-0Fh

予約済み

10h-3Fh

Channel Status RAM (0×00)、(0×01)、... (0×2F)

表 26.  SDI Audio Embedのレジスター

ビット

フィールド名

アクセス

説明

Audio Control Register

7:0

Audio group enable

RW

各オーディオグループの埋め込みを有効にします。HD-SDIまたは3G-SDIビデオを使用している場合に、1つ以上のオーディオグループが有効な場合は、このレジスターでオーディオ制御パケットの埋め込みも有効にします。

次のビットは、指定したオーディオグループの数に対応します。

  • ビット [1:0] = オーディオグループ1
  • ビット [3:2] = オーディオグループ2
  • ビット [5:4] = オーディオグループ3
  • ビット [7:6] = オーディオグループ4

Extended Control Register

2:0

Channel status RAM select

RW

Channel Status RAMパラメーターを2に指定している場合、このフィールドは、レジスター10hから3Fhで書き込まれるRAMのチャネルペアを選択します。Channel Status RAMパラメーターを0または1に指定している場合は、この信号は無視されます。

3

未使用

今後の使用に向けて予約されています。

4

Test sine generator enable

RW

1bに設定すると、このビットはオーディオ入力を無視し、正弦波ジェネレーターの出力を各オーディオグループのデータとして使用します。

6:5

Link AB Control

RW

このレジスターは、3G-SDI Level B規格にのみ適用されます。

補助データが埋め込まれるリンクを制御します。

  • 00b = データの埋め込みはありません。
  • 01b = データはリンクBにのみ埋め込まれます。
  • 10b = データはリンクAにのみ埋め込まれます (デフォルト値)。
  • 11b = データはリンクAとリンクBに同時に埋め込まれます。

11bに設定すると、IPコアは、リンクAの既存の補助データの後に新しいパケットを挿入し、リンクBの同じ位置にも挿入します。

リンクBの既存の補助データのパケット分布が異なる場合、既存のパケットが破損する可能性があります。このような場合、インテルでは、補助エンベダーの2つの個別のインスタンスを使用することを推奨しています。

7

未使用

今後の使用に向けて予約されています。

Video Status Register

7:0

Active channel

RO

検出されたビデオ入力規格を報告します。

  • ビット [7:5] = 画像構造コード。画像構造コードに定義されている値は次のとおりです。
    • 001b = 486または576ラインのSD-SDI
    • 100b = 720ラインHD-SDI
    • 101b = 1080ラインHD-SDI
    • 010b = 1080ライン3G-SDI
    • 011b = 1080ライン3GA-SDI
    • 110b = 720ライン3GA-SDI
    • 111b = 720ライン3GB-SDI
  • ビット [4] = 0b - インターレースまたはセグメント化されたフレーム。1b - プログレッシブ。
  • ビット [3:0] = フレーム・レート・コード。フレーム・レート・コード (Hz) に定義されている値は次のとおりです。
    • 0010b = 23.97
    • 0011b = 24
    • 0101b = 25
    • 0110b = 29.97
    • 0111b = 30
    • 1001b = 50
    • 1010b = 59.94
    • 1011b = 60

SD EDP Control Register

3:0

Enable SD EDP

RW

各オーディオグループのSD-SDI拡張データパケット (EDP) の埋め込みを有効にします。

7:4

Enable SD ACP

RW

各オーディオグループのSD-SDIオーディオ制御パケット (ACP) の埋め込みを有効にします。

Channel Status Control Register

7:0

CS mode select

RW

00bに設定すると、コアは既存のチャネル・ステータス・データを保持します。

01bに設定すると、コアはチャネル・ステータス・データを次のデフォルト値に置き換えます。

  • チャネル・ステータス・バイト0: 0x8
  • チャネル・ステータス・バイト1: 0x02
  • チャネル・ステータス・バイト2–22: 0x00
  • チャネル・ステータス・バイト23: 0xDD

10bに設定すると、コアはデータを適切なチャネルステータスRAMの内容に置き換えます。

次のビットは、指定したオーディオグループの数に対応します。

  • ビット [1:0] = オーディオグループ1
  • ビット [3:2] = オーディオグループ2
  • ビット [5:4] = オーディオグループ3
  • ビット [7:6] = オーディオグループ4

Strip Control Register

3:0

Strip enable

RW

4つのオーディオグループのそれぞれで、ACPとADP (および任意のSD-SDI EDP) の削除が可能になります。

7:4

未使用

今後の使用に向けて予約されています。

Strip Status Register

3:0

Data packet present

RO

3:0

SDIストリームで検出されたオーディオ・データ・グループを報告します。

3G-SDI Level Bモードでは、このレジスターはリンクAのオーディオの存在を報告します (リンクBは重複しています)。

7:4

Control packet present

RO

SDIストリームで検出されたオーディオ制御グループを報告します。

3G-SDI Level Bモードでは、このレジスターはリンクAのオーディオの存在を報告します (リンクBは重複しています)。

Sine Channel n Frequency

7:0

Sine channel frequency

RW

生成されるオーディオの周波数を定義します。

Audio Status Register

4

Frame lock RO オーディオが埋め込まれたビデオフレームがロックされているかを報告します。

Channel Status RAM

7:0

Channel status data

WO

チャネルステータスRAMへの、アドレス範囲10hから3Fhの書き込みアクセス。このフィールドは、Xチャネルのチャネルステータスの24バイト (アドレス10hから27h) と、Yチャネルのチャネルステータスの24バイト (アドレス28hから3Fh) を返します。

1 インテル® Quartus® Primeプロ・エディションのSDI Audio Intel® FPGA IPは、Strip ControlとStrip Statusをサポートしません。