SDI Audio Intel FPGA IPのユーザーガイド

ダウンロード PDF
ID 683333
日付 6/21/2022
Public
ドキュメント目次
ドキュメント目次 x
1. SDI Audio Intel FPGA IPの概要 2. SDI Audio Intel FPGA IPのご利用にあたって 3. SDI Audio Intel FPGA IPの機能の説明 4. SDI Audio Intel FPGA IPのパラメーター 5. SDI Audio Intel FPGA IPのインターフェイス信号 6. SDI Audio Intel FPGA IPのレジスター 7. SDI Audio Intel FPGA IPのユーザーガイド・アーカイブ 8. SDI Audio Intel FPGA IPのユーザーガイド改訂履歴
1. SDI Audio Intel FPGA IPの概要 x
1.1. リリース情報
2. SDI Audio Intel FPGA IPのご利用にあたって x
2.1. SDI Audio Intel FPGA IPのインスタンス化 テストベンチのシミュレーション
3. SDI Audio Intel FPGA IPの機能の説明 x
3.1. SDI Audio Embed IPコア 3.2. SDI Audio Extract IPコア 3.3. SDI Clocked Audio Input IPコア 3.4. SDI Clocked Audio Output IPコア 3.5. AESの形式 3.6. Avalon-STオーディオ・インターフェイス
4. SDI Audio Intel FPGA IPのパラメーター x
4.1. SDI Audio Embedのパラメーター 4.2. SDI Audio Extractのパラメーター 4.3. SDI Clocked Audio Inputのパラメーター 4.4. SDI Clocked Audio Outputのパラメーター
5. SDI Audio Intel FPGA IPのインターフェイス信号 x
5.1. SDI Audio Embedの信号 5.2. SDI Audio Extractの信号 5.3. SDI Clocked Audio Inputの信号 5.4. SDI Clocked Audio Outputの信号 5.5. SDI Audio IPのレジスター・インターフェイス信号
6. SDI Audio Intel FPGA IPのレジスター x
6.1. SDI Audio Embedのレジスター 6.2. SDI Audio Extractのレジスター 6.3. SDI Clocked Audio Inputのレジスター 6.4. SDI Clocked Audio Outputのレジスター
1. SDI Audio Intel FPGA IPの概要
2. SDI Audio Intel FPGA IPのご利用にあたって
3. SDI Audio Intel FPGA IPの機能の説明
4. SDI Audio Intel FPGA IPのパラメーター
5. SDI Audio Intel FPGA IPのインターフェイス信号
6. SDI Audio Intel FPGA IPのレジスター
7. SDI Audio Intel FPGA IPのユーザーガイド・アーカイブ
8. SDI Audio Intel FPGA IPのユーザーガイド改訂履歴

6.2. SDI Audio Extractのレジスター

次の表に、SDI Audio Extract IPコアのレジスターを示します。

表 27.  SDI Audio Extractのレジスターマップ

バイトオフセット

レジスター名

00h

Audio Control Register

01h

Audio Presence Register

02h

Audio Status Register

03h

SD EDP Presence Register

04h

Error Status Register

05h

予約済み

06h

FIFO Status Register

07h

Clock Status Register

08h-09h

予約済み

10h-3Fh

Channel Status RAM (0×00)、(0×01)、... (0×2F)
表 28.  SDI Audio Extractのレジスター

ビット

フィールド名

アクセス

説明

Audio Control Register

0

Enable

RW

オーディオ抽出コンポーネントと内部AES出力を有効にします。

3:1

Extract pair

RW

コンポーネントが抽出するオーディオペアを定義します。次のような例があります。

  • [000] = オーディオ信号の最初のチャネルペアを抽出
  • [111] = オーディオ信号の8番目のチャネルペアを抽出

4

Extract pair MSB

RW

3G-SDI Level A規格では、このフィールドでExtract pairフィールドを拡張し、将来的に32の埋め込みオーディオチャネルの実装を可能にします。

3G-SDI Level B規格の場合は、このフィールドで3Gマルチプレクスの半分のアクティブビデオを選択します。

5

Mute

RW

このレジスターをHighに駆動して、オーディオ出力をミュートにします。

7:6

未使用

—

今後の使用に向けて予約されています。

Audio Presence Register

3:0

Data packet present

RO

SDIストリームで検出されたオーディオ・データ・グループを報告します。

次のビットは、検出されたオーディオグループの数に対応します。

  • ビット [0] = オーディオグループ1
  • ビット [1] = オーディオグループ2
  • ビット [2] = オーディオグループ3
  • ビット [3] = オーディオグループ4

7:4

Control packet present

RO

SDIストリームで検出されたオーディオ制御パケットを報告します。

Audio Status Register

3:0

Active channel

RO

オーディオ制御パケットのアクティブ・チャネル・フィールドの下位4ビットを反映します。

4

Asynchronous

RO

オーディオ制御パケットのRATE (サンプリング・レート) フィールドのasxビット (同期モードビット) を反映します。

6:5

Sample rate

RO

オーディオ制御パケットのRATEフィールドからサンプル・レート・コードのX1ビットとX0ビットを報告します。

7

Status valid

RO

オーディオ制御パケットがビデオストリームに存在する場合は1bに設定されます。

SD EDP Presence Register

3:0

EDP Present

RO

SD-SDIストリームで検出されたオーディオ拡張データグループを報告します。

7:4

未使用

—

今後の使用に向けて予約されています。

Error Status Register

3:0

Error counter

RW

最後のリセット以降、最大15個のエラーをカウントします。このフィールドの任意のビットに1bを書き込み、カウンター全体を0にリセットします。

4

Ancillary CS fail

RW

補助パケット・チェックサムでエラーが検出されたことを示します。このビットは、このレジスターに1bを書き込みクリアされるまで、設定された状態で保たれます。

5

Ancillary parity fail

RW
少なくとも1つのパリティーフィールドでエラーが検出されたことを示します。
  • 補助パケット・パリティー・ ビット
  • オーディオ・サンプル・パリティー・ビット (SD-SDI)
  • AESサンプル・パリティー・ビット (HD-SDI)
このビットは、このレジスターに1bを書き込みクリアされるまで、設定された状態で保たれます。

6

Channel status CRC fail

RW

チャネルステータスCRCでエラーが検出されたことを示します。このビットは、このレジスターに1bを書き込みクリアされるまで、設定された状態で保たれます。

7

Audio packet ECRC fail

RW

HDオーディオ・データ・パケットの一部を構成するECRCでエラーが検出されたことを示します。このビットは、クリアされるまで設定された状態で保たれます。クリアするには、このレジスターに1bを書き込みます。

FIFO Status Register

6:0

FIFO fill level

RO

オプションのAvalon-STオーディオ・インターフェイスが使用されている場合に、オーディオ出力FIFOまたはAvalon-STオーディオFIFOのデータ量を報告します。

7

Overflow/underflow

RW

このレジスタービットは、次のいずれかが発生した場合にHighになります (使用している出力モードに応じて)。

  • オーディオ出力FIFOのアンダーフローまたはオーバーフロー
  • Avalon-STオーディオFIFOのオーバーフロー
このレジスターは最初はかならずHighになるため、まずオーディオFIFOをクリアして、レジスターがアンダーフローまたはオーバーフローを示すことができるようにする必要があります。

Clock Status Register

4:0

Offset

RO

生成されるオーディオの周波数を定義します。

6:5

未使用

—

今後の使用に向けて予約されています。

7

74.17-MHz video clock

RO

ビデオクロックに同期する48kHz信号を作成するには、使用されているビデオ・クロック・レートが1か1/1.001かを検出する必要があります。1/1.001のビデオ・クロック・レートを検出すると、このフィールドはHighを返します。

Channel Status RAM

7:0

Channel status data

WO

チャネルステータスRAMへの、アドレス範囲10hから3Fhの読み出しアクセス。このフィールドは、Xチャネルのチャネルステータスの24バイト (アドレス10hから開始) と、Yチャネルのチャネルステータスの24バイト (アドレス28hから開始) を返します。

レベル 2 の表題