SDI Audio Intel FPGA IPのユーザーガイド

ダウンロード PDF
ID 683333
日付 6/21/2022
Public
ドキュメント目次
ドキュメント目次 x
1. SDI Audio Intel FPGA IPの概要 2. SDI Audio Intel FPGA IPのご利用にあたって 3. SDI Audio Intel FPGA IPの機能の説明 4. SDI Audio Intel FPGA IPのパラメーター 5. SDI Audio Intel FPGA IPのインターフェイス信号 6. SDI Audio Intel FPGA IPのレジスター 7. SDI Audio Intel FPGA IPのユーザーガイド・アーカイブ 8. SDI Audio Intel FPGA IPのユーザーガイド改訂履歴
1. SDI Audio Intel FPGA IPの概要 x
1.1. リリース情報
2. SDI Audio Intel FPGA IPのご利用にあたって x
2.1. SDI Audio Intel FPGA IPのインスタンス化 テストベンチのシミュレーション
3. SDI Audio Intel FPGA IPの機能の説明 x
3.1. SDI Audio Embed IPコア 3.2. SDI Audio Extract IPコア 3.3. SDI Clocked Audio Input IPコア 3.4. SDI Clocked Audio Output IPコア 3.5. AESの形式 3.6. Avalon-STオーディオ・インターフェイス
4. SDI Audio Intel FPGA IPのパラメーター x
4.1. SDI Audio Embedのパラメーター 4.2. SDI Audio Extractのパラメーター 4.3. SDI Clocked Audio Inputのパラメーター 4.4. SDI Clocked Audio Outputのパラメーター
5. SDI Audio Intel FPGA IPのインターフェイス信号 x
5.1. SDI Audio Embedの信号 5.2. SDI Audio Extractの信号 5.3. SDI Clocked Audio Inputの信号 5.4. SDI Clocked Audio Outputの信号 5.5. SDI Audio IPのレジスター・インターフェイス信号
6. SDI Audio Intel FPGA IPのレジスター x
6.1. SDI Audio Embedのレジスター 6.2. SDI Audio Extractのレジスター 6.3. SDI Clocked Audio Inputのレジスター 6.4. SDI Clocked Audio Outputのレジスター
1. SDI Audio Intel FPGA IPの概要
2. SDI Audio Intel FPGA IPのご利用にあたって
3. SDI Audio Intel FPGA IPの機能の説明
4. SDI Audio Intel FPGA IPのパラメーター
5. SDI Audio Intel FPGA IPのインターフェイス信号
6. SDI Audio Intel FPGA IPのレジスター
7. SDI Audio Intel FPGA IPのユーザーガイド・アーカイブ
8. SDI Audio Intel FPGA IPのユーザーガイド改訂履歴

4.1. SDI Audio Embedのパラメーター

次の表に、SDI Audio Embed IPコアのパラメーターを示します。

表 4.  SDI Audio Embedのパラメーター

パラメーター

値

詳細

Number of supported audio groups

1、2、3、4

サポートされる最大オーディオ・グループ数を指定します。

各オーディオグループは、4つのオーディオチャネル (2つのチャネルペア) で構成されます。4つのチャネルすべてを同じサンプル周波数に指定する必要があります。

Async Audio Interface

OnまたはOff

オンにすると、非同期入力が有効になります。

このモードは、64 × サンプルレート以上のオーディオクロックをサポートします。

Parallel Audio Interface

OnまたはOff

オンにすると、32ビット・パラレル・インターフェイスを使用してAESデータをパラレルモードで送信します。

Async Audio Interfaceがオンになっている必要があります。

Frequency of fix_clk

0、24.576、25、50、100、200

fix_clk入力の想定周波数を設定します。1/1.000または1/1.001のビデオレートの差を検出する際の周波数リファレンスとして使用されます。

このパラメーターを0に設定すると、fix_clkがLowに駆動されます。

インテル® Quartus® Primeプロ・エディションはこのパラメーターをサポートしません。

Include SD-SDI 24-bit support

OnまたはOff

 各オーディオグループのSD-SDI拡張データパケット (EDP) の埋め込みを有効にします。
Cleanly remove existing audio

0、1、2

既存のエンベデッド・オーディオ・データの削除を可能にします。

1に設定すると、システムには、ビデオを遅延させ、SD-SDI、HD-SDI、または3G-SDI Level A規格から既存のオーディオを削除するための追加のストレージが必要になります。

2に設定すると、システムには追加ストレージが含まれ、既存のオーディオを3G-SDI Level B規格から削除します。

0を選択すると、このパラメーターはオフになります。

インテル® Quartus® Primeプロ・エディションはこのパラメーターをサポートしません。

Channel status RAM

0、1、2

カスタムのチャネル・ステータス・データの保存を可能にします。

1を選択して単一のチャネルステータスRAMを生成する、もしくは2を選択して各入力オーディオペアに個別のRAMを生成します。

0を選択すると、このパラメーターはオフになります。
Frequency sine wave generator

OnまたはOff

オンにすると、4つの周波数の正弦波ジェネレーターが有効になります。

この4つの周波数の正弦波ジェネレーターは、オーディオエンベダーのテストソースとして使用することができます。
Include clock

OnまたはOff

オンにすると、ビデオクロックに同期する48kHzパルス・ジェネレーターが有効になります。48kHzパルス・ジェネレーターを使用して、サンプル・レート・コンバーターからデータを要求することができます。

Frequency Sine Wave Generatorパラメーターをオンにすると、コアには自動的にこのパルス・ジェネレーターが含まれます。

Include Avalon-ST interface

OnまたはOff

オンにすると、SDI Clocked Audio Output IPコアが含まれます。

このパラメーターをオンにすると、Avalon-STインターフェイス信号が最上位に示されます。それ以外の場合は、オーディオ入力信号が最上位に示されます。
Include Avalon-MM control interface

OnまたはOff

オンにすると、Avalon-MMコントロール・インターフェイスが含まれます。

このパラメーターをオンにすると、レジスター・インターフェイス信号が最上位に示されます。それ以外の場合は、直接制御インターフェイス信号が最上位に示されます。
関連情報
レベル 2 の表題