SDI Audio Intel FPGA IPのユーザーガイド

ダウンロード PDF
ID 683333
日付 6/21/2022
Public
ドキュメント目次
ドキュメント目次 x
1. SDI Audio Intel FPGA IPの概要 2. SDI Audio Intel FPGA IPのご利用にあたって 3. SDI Audio Intel FPGA IPの機能の説明 4. SDI Audio Intel FPGA IPのパラメーター 5. SDI Audio Intel FPGA IPのインターフェイス信号 6. SDI Audio Intel FPGA IPのレジスター 7. SDI Audio Intel FPGA IPのユーザーガイド・アーカイブ 8. SDI Audio Intel FPGA IPのユーザーガイド改訂履歴
1. SDI Audio Intel FPGA IPの概要 x
1.1. リリース情報
2. SDI Audio Intel FPGA IPのご利用にあたって x
2.1. SDI Audio Intel FPGA IPのインスタンス化 テストベンチのシミュレーション
3. SDI Audio Intel FPGA IPの機能の説明 x
3.1. SDI Audio Embed IPコア 3.2. SDI Audio Extract IPコア 3.3. SDI Clocked Audio Input IPコア 3.4. SDI Clocked Audio Output IPコア 3.5. AESの形式 3.6. Avalon-STオーディオ・インターフェイス
4. SDI Audio Intel FPGA IPのパラメーター x
4.1. SDI Audio Embedのパラメーター 4.2. SDI Audio Extractのパラメーター 4.3. SDI Clocked Audio Inputのパラメーター 4.4. SDI Clocked Audio Outputのパラメーター
5. SDI Audio Intel FPGA IPのインターフェイス信号 x
5.1. SDI Audio Embedの信号 5.2. SDI Audio Extractの信号 5.3. SDI Clocked Audio Inputの信号 5.4. SDI Clocked Audio Outputの信号 5.5. SDI Audio IPのレジスター・インターフェイス信号
6. SDI Audio Intel FPGA IPのレジスター x
6.1. SDI Audio Embedのレジスター 6.2. SDI Audio Extractのレジスター 6.3. SDI Clocked Audio Inputのレジスター 6.4. SDI Clocked Audio Outputのレジスター
1. SDI Audio Intel FPGA IPの概要
2. SDI Audio Intel FPGA IPのご利用にあたって
3. SDI Audio Intel FPGA IPの機能の説明
4. SDI Audio Intel FPGA IPのパラメーター
5. SDI Audio Intel FPGA IPのインターフェイス信号
6. SDI Audio Intel FPGA IPのレジスター
7. SDI Audio Intel FPGA IPのユーザーガイド・アーカイブ
8. SDI Audio Intel FPGA IPのユーザーガイド改訂履歴

3.5. AESの形式

SDIコアでは、AES規格を使用しています。Audio Engineering Society (AES) は、European Broadcasting Union (EBU) とともに、AES/EBU規格として知られるデジタルオーディオ伝送規格を作成しました。AES規格は、デバイス間でデジタルオーディオ信号をシリアルに転送するためのデジタルオーディオ規格です。

AES形式を使用するには、64ビットのAESフレーム全体をシリアルに送信する必要があります。AESではプリアンブルをバイフェーズ・マーク・コードとして定義するため、4ビットに直接デコードすることができません。そのため、プリアンブルをX = 0000b、Y = 0001b、Z = 0010bに置き換える必要があります。この内部のAES形式では、オーディオサンプル (最大24ビット) とともにビットパラレル・データ・ワードをシリアル化します。その際は、最下位ビット (LSB) が最初に送信されます。

次の図は、内部のAES形式のタイミング図を示しています。
図 4. 内部のAES形式のタイミング図
レベル 2 の表題