インテル® MAX® 10 (シングル電源) FPGA
注: インテル® では、 インテル® Quartus® Primeデザインを作成し、デバイスのI/O割り当てを入力し、デザインをコンパイルすることを推奨しています。 インテル® Quartus® Prime開発ソフトウェアでは、I/O割り当ておよび配置規則に従ってピン接続をチェックします。この規則は、デバイス集積度、パッケージ、I/O割り当て、電圧割り当て、および本文書またはデバイス・ハンドブックに記載されていないその他の要因によって異なります。
| ピン名 | ピンの機能 | ピンの説明 | 接続ガイドライン |
|---|---|---|---|
| VCC_ONE | 電源 | オンダイ・レギュレーターを介したコアおよびペリフェラルの電源ピンです。 電圧は内部で1.2Vに調整され、コアおよびペリフェラルに電力を供給します。 |
VCC_ONE電源ピンでは、E144、M153、U169、およびU324パッケージタイプのみをサポートします。 すべてのVCC_ONEピンを3.0Vまたは3.3V電源に接続します。VCC_ONEとVCCAをフィルターと接続します。このときボードレベルで同じ電源を使用します。 |
| VCCIO[#] | 電源 | バンク1から8のI/O電源電圧ピンです。各バンクでは、異なる電圧レベルをサポートします。 VCCIOピンでは、すべてのI/O規格のバンク1から8の入力および出力バッファーに電力を供給します。 VCCIOピンでは、JTAGピンとコンフィグレーション・ピンの電源を入れます。 |
これらのピンを1.0V、1.2V、1.35V、1.5V、1.8V、2.5V、3.0V、または3.3Vの電源に接続します。各I/Oバンクに割り当てられたI/O規格に応じて行います。
注: 1.0V VCCIOは、I/Oバンク1Bおよび8ではサポートされていません。シングル電源デバイスオプションの場合、1.0V VCCIOは、次のデバイスでのみサポートされます。10M02SCU324C8G、10M04SCU324C8G、10M08SCU324C8G、10M16SCU324C8G、10M16SCU169C8G、10M16SAU169C8G
他の インテル® MAX® 10デバイスから10M02デバイスに移行する場合、VCCIO1AピンおよびVCCIO1Bピンは、10M02デバイスのVCCIO1ピンに短絡されます。 ADC機能をイネーブルしない場合、VREFピンを使用しない限りは、VCCIO1AピンとVCCIO1Bピンを異なる電圧レベルに接続できます。VREFピンを使用する場合は、VCCIO1AピンとVCCIO1Bピンは同じ電圧レベルに接続する必要があります。 ADC機能をイネーブルする場合は、使用するVCC_ONEピンに応じて、VCCIO1AとVCCIO1Bを3.0Vまたは3.3Vに接続します。 VCCIO1AピンとVCCIO1Bピンの間で電源を共有するには、ノイズを分離するためにフィルタリングが必要です。フィルターは、VCCIO1Aピンの近くに配置する必要があります。VCCIO1AとVCCIO1Bが同じ電源を共有している場合、フィルタリングを必要としないのは 10M02デバイスのみです。ADC機能がイネーブルされている場合は、フィルターが必要です。 10M08または10M16デバイスからADCがイネーブルされている10M02デバイスに移行する場合は、10M02デバイスでフィルターを0Ω抵抗に交換してください。 各 インテル® MAX® 10デバイスに使用可能なVCCIOピンの詳細に関しては、各デバイスのピン配置ファイルを参照してください。注意4を参照してください。 これらのピンのデカップリングは、特定のボードのデザインのデカップリング要件に依存します。 |
| VCCA[1..6] | 電源 | PLLおよびADCブロックの電源ピンです。 | PLLとADCを使用しない場合でも、これらのピンを3.0Vまたは3.3Vの電源に接続します。これらのピンのパワーアップとパワーダウンは、同時に行う必要があります。すべてのVCCAピンを一緒に接続します。 FPGAへのVCCA電源は、ジッター性能を向上させるために絶縁する必要があります。注意5および6を参照してください。 VCCA[1..4] はM153、U169、およびU324パッケージで使用可能です。VCCA[1..6] はE144パッケージで使用可能です。 UFMおよびCFMのパワーダウン要件の詳細に関しては、 インテル® MAX® 10ユーザー・フラッシュメモリー・ユーザーガイド を参照してください。 |