インテル® MAX® 10 FPGAデバイスファミリーのピン接続ガイドライン

インテル® MAX® 10 FPGAピン接続ガイドライン インテル® MAX® 10 FPGAデバイスの電源共有ガイドライン インテル® MAX® 10 FPGAデバイスファミリーのピン接続ガイドラインの改訂履歴

クロックおよびPLLピン コンフィグレーション/JTAGピン 差動I/Oピン 外部メモリー·インターフェイス・ピン リファレンス・ピン アナログ入力ピン インテル® MAX® 10 (シングル電源) FPGA インテル® MAX® 10 (デュアル電源) FPGA インテル® MAX® 10 FPGAピン接続ガイドラインの注意項目

例1: インテル® MAX® 10 (デュアル電源) FPGA 例2: インテル® MAX® 10 (デュアル電源) FPGA 例3: インテル® MAX® 10 (デュアル電源) FPGA 例4: インテル® MAX® 10 (シングル電源) FPGA 例5: インテル® MAX® 10 (シングル電源) FPGA 例6: インテル® MAX® 10 (シングル電源) FPGA