インテル® MAX® 10 FPGAデバイスファミリーのピン接続ガイドライン

ダウンロード PDF
ID 683232
日付 6/30/2020
Public
ドキュメント目次
ドキュメント目次 x
インテル® MAX® 10 FPGAデバイスファミリーのピン接続ガイドライン
インテル® MAX® 10 FPGAデバイスファミリーのピン接続ガイドライン x
インテル® MAX® 10 FPGAピン接続ガイドライン インテル® MAX® 10 FPGAデバイスの電源共有ガイドライン インテル® MAX® 10 FPGAデバイスファミリーのピン接続ガイドラインの改訂履歴
インテル® MAX® 10 FPGAピン接続ガイドライン x
クロックおよびPLLピン コンフィグレーション/JTAGピン 差動I/Oピン 外部メモリー·インターフェイス・ピン リファレンス・ピン アナログ入力ピン インテル® MAX® 10 (シングル電源) FPGA インテル® MAX® 10 (デュアル電源) FPGA インテル® MAX® 10 FPGAピン接続ガイドラインの注意項目
インテル® MAX® 10 FPGAデバイスの電源共有ガイドライン x
例1: インテル® MAX® 10 (デュアル電源) FPGA 例2: インテル® MAX® 10 (デュアル電源) FPGA 例3: インテル® MAX® 10 (デュアル電源) FPGA 例4: インテル® MAX® 10 (シングル電源) FPGA 例5: インテル® MAX® 10 (シングル電源) FPGA 例6: インテル® MAX® 10 (シングル電源) FPGA
インテル® MAX® 10 FPGAデバイスファミリーのピン接続ガイドライン

インテル® MAX® 10 FPGAデバイスファミリーのピン接続ガイドラインの改訂履歴

ドキュメント・バージョン 変更内容
2020.06.30
  • 1.0Vサポートを インテル® MAX® 10 (シングル電源) FPGAおよび インテル® MAX® 10 (デュアル電源) FPGAのVCCIO[#] ピンに対して追加しました。
  • 1.0Vのサポートを次の電源共有ガイドラインのVCCIO 電源に追加しました。
    • インテル® MAX® 10 (デュアル電源) FPGAの電源共有ガイドラインの例 (ADC機能を使用しない場合)
    • インテル® MAX® 10 (デュアル電源) FPGAの電源共有ガイドラインの例 (ADC機能を使用し、VCCIO[2..8] ピンが1.0V/1.2V/1.35V/1.5V/1.8V/2.5V/3.0V/3.3Vでパワーアップされる場合)
    • インテル® MAX® 10 (シングル電源) FPGAの電源共有ガイドラインの例 (ADC機能を使用しない場合)
    • インテル® MAX® 10 (シングル電源) FPGAの電源共有ガイドラインの例 (ADC機能を使用し、VCCIO[2..8] ピンが1.0V/1.2V/1.35V/1.5V/1.8V/2.5Vでパワーアップされる場合) (E144、M153、U169、およびU324パッケージ)
2019.07.01
  • インテル® MAX® 10 (シングル電源) FPGAの表のVCCIO[#] ピンでADC機能をイネーブルする方法に関する接続ガイドラインを更新しました。
  • DEV_CLRn および DEV_OE ピンの接続ガイドラインを更新しました。
2019.02.20 DEV_CLRn および DEV_OE ピンの接続ガイドラインを更新しました。
2019.01.29
  • CONFIG_SEL ピンの接続ガイドラインを更新しました。
  • インテル® MAX® 10 FPGAピン接続ガイドラインのセクションの注意項目 の注意10を更新しました。
日付 バージョン 変更内容
2017年12月 2017.12.15
  • U324パッケージのサポートを追加しました。
  • UFMおよびCFMのパワーダウン要件のリファレンスを インテル® MAX® 10 (シングル電源) FPGAのVCCA[1..6] ピン、および インテル® MAX® 10 (デュアル電源) FPGAのVCCA[1..4] ピンに追加しました。
  • 注意項目を追加してPLL_[L,R,B,T]_CLKOUTp and PLL_[L,R,B,T]_CLKOUTnピンの各PLLクロック出力のリファレンスを提供しました。
  • TCK、TDO、TDI、およびTMSピンの電圧オーバーシュート接続ガイドラインを更新しました。
  • 電圧センサーのピンのセクションをアナログ入力ピンに更新しました。
  • PowerPlayのテキストをツール名から削除しました。
2017年6月 2017.06.16 JTAGENピンの接続ガイドラインを更新しました。
2017年2月 2017.02.21
  • 商標をインテルに変更しました。
2016年12月 2016.12.09
  • TDIピンおよびTMSピンの接続ガイドラインを更新しました。
2016年5月 2016.05.02
  • 次の電力共有ガイドラインに注 (5) を追加しました。
    • 例1. MAX 10D (デュアル電源) FPGAの電源共有ガイドライン (ADC機能を使用しない場合)
    • 例2. MAX 10D (デュアル電源) FPGAの電源共有ガイドライン (ADC機能を使用し、VCCIO[2..8] ピンが2.5Vでパワーアップされる場合)
    • 例3. MAX 10D (デュアル電源) FPGAの電源共有ガイドライン (ADC機能を使用し、VCCIO[2..8] ピンが1.2V/1.35V/1.5V/1.8V/3.0V/3.3Vでパワーアップされる場合)
  • 次の電力共有ガイドラインに注意 (4) を追加しました。
    • 例4. MAX 10S (シングル電源) FPGA (E144、M153、およびU169パッケージ) の電源共有ガイドライン (ADC機能を使用しない場合)
    • 例5. MAX 10S (シングル電源) FPGAの電源共有ガイドライン (ADC機能を使用し、VCCIO[2..8] ピンが3.0V/3.3Vでパワーアップされる場合)
    • 例6. MAX 10S (シングル電源) FPGAの電源共有ガイドライン (ADC機能を使用し、VCCIO[2..8] ピンが1.2V/1.35V/1.5V/1.8V/2.5Vでパワーアップされる場合)
  • CONF_DONEはVCCIO Bank 8に引き上げる必要があることを更新しました。
  • 注3 「各電源レールの電圧レベルは暫定的なものです。」 を次の電力共有ガイドラインから削除しました。
    • 例1. MAX 10D (デュアル電源) FPGAの電源共有ガイドライン (ADC機能を使用しない場合)
    • 例2. MAX 10D (デュアル電源) FPGAの電源共有ガイドライン (ADC機能を使用し、VCCIO[2..8] ピンが2.5Vでパワーアップされる場合)
    • 例3. MAX 10D (デュアル電源) FPGAの電源共有ガイドライン (ADC機能を使用し、VCCIO[2..8] ピンが1.2V/1.35V/1.5V/1.8V/3.0V/3.3Vでパワーアップされる場合)
    • 例4. MAX 10S (シングル電源) FPGA (E144、M153、およびU169パッケージ) の電源共有ガイドライン (ADC機能を使用しない場合)
    • 例5. MAX 10S (シングル電源) FPGAの電源共有ガイドライン (ADC機能を使用し、VCCIO[2..8] ピンが3.0V/3.3Vでパワーアップされる場合) (E144、M153、およびU169パッケージ)
    • 例6. MAX 10S (シングル電源) FPGAの電源共有ガイドライン (ADC機能を使用し、VCCIO[2..8] ピンが1.2V/1.35V/1.5V/1.8V/2.5Vでパワーアップされる場合) (E144、M153、およびU169パッケージ)
2015年11月 2015.11.02
  • Quartus IIからQuartus Primeに変更しました。
  • VCCIO[#] ピンの接続ガイドラインを更新しました。
  • TDIピンとTMSピンの接続ガイドラインを更新しました。
2015年6月 2015.06.12 DNUピンを追加しました。
2015年5月 2015.05.06
  • 次の電力共有ガイドラインを追加しました。
    • 例2. MAX 10D (デュアル電源) FPGAの電源共有ガイドライン (ADC機能を使用し、VCCIO[2..8] ピンが2.5Vでパワーアップされる場合)
    • 例3. MAX 10D (デュアル電源) FPGAの電源共有ガイドライン (ADC機能を使用し、VCCIO[2..8] ピンが1.2V/1.35V/1.5V/1.8V/3.0V/3.3Vでパワーアップされる場合)
    • 例5. MAX 10S (シングル電源) FPGAの電源共有ガイドライン (ADC機能を使用し、VCCIO[2..8] ピンが3.0V/3.3Vでパワーアップされる場合) (E144、M153、およびU169パッケージ)
    • 例6. MAX 10S (シングル電源) FPGAの電源共有ガイドライン (ADC機能を使用し、VCCIO[2..8] ピンが1.2V/1.35V/1.5V/1.8V/2.5Vでパワーアップされる場合) (E144、M153、およびU169パッケージ)
  • 次の電力共有ガイドラインを更新しました。
    • 例1. MAX 10D (デュアル電源) FPGAの電源共有ガイドライン (ADC機能を使用しない場合)
  • DPCLK[0..3] ピンの説明を更新しました。
  • VCCIO[#] ピンの接続ガイドラインを更新しました。
  • ADC[1..2]IN[1..16] ピンの接続ガイドラインを更新しました。
  • ADC_VREFピンの接続ガイドラインを更新しました。
2015年1月 2015.01.29
  • DPCLK[0..3] ピンの接続ガイドラインを更新しました。
  • PLL_[L,R,B,T]_CLKOUTpおよびPLL_[L,R,B,T]_CLKOUTnピンの接続ガイドラインを更新しました。
  • VREFB<#>N0の接続ガイドラインを更新しました。
  • ADC[1..2]IN[1..16] ピンの説明を更新しました。
2014年12月 2014.12.15
  • ピン接続ガイドラインの注意項目内の注意10を追加しました。
  • 図2に注意 (**) を追加しました。
  • ピン名をBOOT_SELからCONFIG_SELに更新しました。
  • CONFIG_SELピンの説明を更新しました。
  • VCC_ONEピンの接続ガイドラインを更新しました。
  • nSTATUsピンの接続ガイドラインを更新しました。
  • CONF_DONEピンの接続ガイドラインを更新しました。
  • ピン接続ガイドラインの注意項目内の注意4を更新しました。
2014年9月 2014.09.22 初版
レベル 2 の表題