これは兼用ピンです。このピンを使用して、コンフィグレーション・イメージをデュアル・コンフィグレーション・イメージ・モードで選択します。

CONFIG_SELピンがLowに設定されている場合、最初のコンフィグレーション・イメージは、コンフィグレーション・イメージ0です。CONFIG_SELピンがHighに設定されている場合、最初のコンフィグレーション・イメージは、コンフィグレーション・イメージ1です。

このピンの読み出しは、ユーザーモードの前、およびnSTATUSピンがアサートされる前に行われます。

コンフィグレーション・イメージをデュアル・コンフィグレーション・イメージ・モードで選択するには、電源投入フェーズ中に、弱い10KΩプルアップまたは弱い10KΩプルダウンをこのピンに外部接続します。

デフォルトではこのピンはトライステートです。

デュアル・コンフィグレーション・イメージ・モードを使用する予定がない場合は、弱い10KΩプルアップまたは弱い10KΩプルダウンは不要です。

注意10を参照してください。

これは兼用ピンです。CONF_DONEピンは、コンフィグレーション実行前および実行中にLowに駆動されます。すべてのコンフィグレーション・データがエラーがない状態で受信され、初期化サイクルが開始すると、CONF_DONEピンはリリースされます。

CONF_DONEピンは、外部10KΩプルアップ抵抗によってVCCIO Bank 8にHighにプルアップする必要があります。

CONF_DONEピンがLowにプルダウンされた場合、 インテル® MAX® 10デバイスは初期化およびユーザーモードには入りません。

CONF_DONEピンのホットソケットはディスエーブルされています。このため、CONF_DONEピンでグリッチが観察される可能性があります。ピンの状態をモニタリングするには、インテル では、ヒステリシス付き入力バッファーと、サンプリング期間が5.5ミリ秒を超えるデジタル・フィルタリングを外部デバイスに実装して、誤ったトリップを回避することをお勧めします。

兼用ピンです。エラー検出回路がコンフィグレーションCRAMビットでエラーを検出したことを示すアクティブHigh信号です。

CRC_ERRORピンはオプションのピンです。巡回冗長検査 (CRC) エラー検出回路がイネーブルされている場合に使用されます。

インテル では、CRCエラー検出回路がディスエーブルされている場合、またはCRC_ERRORピンを使用していない場合は、CRC_ERRORピンをVCCIO、GNDに接続するか、ピンを未接続のままにしておくことをお勧めします。

これは兼用ピンです。オプションのチップ全体のリセットピンとして、すべてのデバイスレジスターのすべてのクリアをオーバーライドできます。

このピンをLowに駆動すると、すべてのレジスターがクリアされます。このピンをHighに駆動すると、プログラムどおりに動作します。

DEV_CLRnピンは、JTAGバウンダリー・スキャンやプログラミング動作には影響しません。このピンをイネーブルするには、 インテル® Quartus® Prime開発ソフトウェアのデバイス全体のリセット (DEV_CLRn) オプションをオンにします。

兼用ピンです。オプションのピンとして、デバイスのすべてのトライステートをオーバーライドできます。

このピンをLowに駆動すると、すべてのI/Oピンがトライステートになります。このピンをHighに駆動すると、プログラムどおりに動作します。

このピンをイネーブルするには、 インテル® Quartus® Prime開発ソフトウェアで、Enable device-wide output enable (DEV_OE) オプションをオンにします。

インテル では、Enable device-wide reset (DEV_OE) オプションがディスエーブルされ、ユーザーI/Oピンとして使用していない場合は、DEV_OEピンをGNDに接続することをお勧めします。Enable device-wide reset (DEV_OE) オプションがディスエーブルされ、ユーザーI/Oピンとして使用していない場合は、DEV_OEピンをVCCIOに接続するか、DEV_OEピンを未接続のままにしておくこともできます。DEV_OEピンを未接続のままにする場合は、インテル では、DEV_OEピンは、弱いプルアップでトライステートを入力するように設定することをお勧めします。

これは兼用ピンです。このピンは、JTAGピン共有オプションのビットの設定に従って機能します。

JTAGピン共有がイネーブルされていない場合、JTAGENピンは通常のI/Oピンです。また、JTAGピンは、JTAG専用ピンとして機能します。

JTAGピン共有がイネーブルされ、JTAGENピンがLowに引き下げられると、JTAGピンは兼用ピンとして機能します。

JTAGピン共有がイネーブルされ、JTAGENピンがHighに引き上げられると、JTAGピンはJTAG専用ピンとして機能します。

このピンには25kΩの内部プルアップ抵抗が備えられています。

ユーザーモードで、JTAGピンを通常のI/Oピンとして使用するには、JTAGENピンを弱い1kΩプルダウンに接続します。JTAGピンを専用ピンとして使用するには、JTAGENピンを弱い10kΩプルアップに接続します。

これは兼用ピンです。ユーザーモードでは、シングルエンド入力ピン、またはnCONFIGピンです。ユーザーモードに入る前は、このピンはコンフィグレーション・ピンとして機能します。

コンフィグレーション・モード中のピン名はnCONFIGです。ユーザーモード中のピン名はInput_onlyです。

ユーザーモード中にこのピンをLowに引き下げると、デバイスがコンフィグレーション・データを喪失し、リセット状態に入り、すべてのI/Oピンがトライステートになります。このピンをロジックHighに引き上げるとリコンフィグレーションが開始されます。

電源投入時に、nCONFIGピンをHighに引き上げる必要があります。このピンを直接または10kΩの抵抗を介してVCCIOに接続します。

これは兼用ピンです。ユーザーモードでは、nSTATUSピンまたは通常のユーザーI/Oピンです。デフォルトでnSTATUSピンは、ユーザーモードでは専用コンフィグレーション・ピンです。

デバイスは、nSTATUSピンを電源投入直後にLowに駆動します。また、このピンをパワーオンリセット (POR) 後にリリースします。

ステータス出力の場合、nSTATUSピンは、コンフィグレーション中にエラーが発生した場合はLowに引き下げられます。

ステータス入力の場合、nSTATUSがコンフィグレーション時または初期化時に外部ソースによってLowに駆動されると、デバイスはエラー状態に入ります。

外部10kΩプルアップ抵抗を使用してnSTATUSピンをHighに引き上げます。

nSTATUS ピンのホットソケットはディスエーブルされています。このため、nSTATUSピンでグリッチが観察される可能性があります。ピンの状態をモニタリングするには、インテル では、ヒステリシス付き入力バッファーと、サンプリング期間が5.5msを超えるデジタル・フィルタリングを外部デバイスに実装して、誤ったトリップを回避することをお勧めします。

JTAGテストクロック入力ピンです。これは兼用ピンです。

このTCKピンでは、弱い内部プルダウンはサポートしていません。このピンを1KΩから10KΩの外部プルダウン抵抗に接続します。

デフォルトではこのピンはトライステートです。

コンフィグレーション電圧が2.5V (VCCIO Bank 1B) を超える場合、インテル では、外部コンデンサーとダイオードを追加して、電圧のオーバーシュートを低減することをお勧めします。

オーバーシュート防止回路の詳細に関しては、 インテル® MAX® 10コンフィグレーション・ユーザーガイド を参照してください。

これは兼用ピンです。ユーザーモードでは、JTAG TDOピン、または通常のユーザーI/Oピンです。

インテル では、このピンは、使用しない場合は未接続のままにしておくことをお勧めします。

デフォルトではこのピンはトライステートです。

コンフィグレーション電圧が2.5V (VCCIO Bank 1B) を超える場合、インテル では、外部コンデンサーとダイオードを追加して、電圧のオーバーシュートを低減することをお勧めします。

オーバーシュート防止回路の詳細に関しては、 インテル® MAX® 10コンフィグレーション・ユーザーガイド を参照してください。

これは、兼用ピンです。ユーザーモードでは、JTAG TDIピン、または通常のユーザーI/Oピンです。

JTAG回路をディスエーブルするには、TDIピンをVCCIO Bank 1Bに接続します。

このピンには、弱い内部プルアップが備えられています。コンフィグレーション電圧が2.5V、3.0V、または3.3Vの場合、このピンを10kΩの抵抗を介して2.5V (VCCIO Bank 1B) に接続して、電圧のオーバーシュートを防止します。電源供給が2.5Vを超える場合、インテル では、外部コンデンサーとダイオードを追加して、電圧のオーバーシュートを低減することをお勧めします。コンフィグレーション電圧が1.5Vおよび1.8Vの場合は、このピンを10kΩの抵抗を介してそれぞれ1.5Vまたは1.8V (VCCIO Bank 1B) 電源に接続します。

オーバーシュート防止回路の詳細に関しては、 インテル® MAX® 10コンフィグレーション・ユーザーガイド を参照してください。

これは、兼用ピンです。ユーザーモードでは、JTAG TMSピン、または通常のユーザーI/Oピンです。

JTAG回路をディスエーブルするには、TMSピンをVCCIO Bank 1Bに接続します。

このピンには、弱い内部プルアップが備えられています。コンフィグレーション電圧が2.5V、3.0V、または3.3Vの場合、このピンを10kΩの抵抗を介して2.5V (VCCIO Bank 1B) に接続して、電圧のオーバーシュートを防止します。電源供給が2.5Vを超える場合、インテル では、外部コンデンサーとダイオードを追加して、電圧のオーバーシュートを低減することをお勧めします。コンフィグレーション電圧が1.5Vおよび1.8Vの場合は、このピンを10kΩの抵抗を介してそれぞれ1.5Vまたは1.8V (VCCIO Bank 1B) 電源に接続します。

オーバーシュート防止回路の詳細に関しては、 インテル® MAX® 10コンフィグレーション・ユーザーガイド を参照してください。