インテル® MAX® 10 FPGAデバイスファミリーのピン接続ガイドライン

ダウンロード PDF
ID 683232
日付 6/30/2020
Public
ドキュメント目次
ドキュメント目次 x
インテル® MAX® 10 FPGAデバイスファミリーのピン接続ガイドライン
インテル® MAX® 10 FPGAデバイスファミリーのピン接続ガイドライン x
インテル® MAX® 10 FPGAピン接続ガイドライン インテル® MAX® 10 FPGAデバイスの電源共有ガイドライン インテル® MAX® 10 FPGAデバイスファミリーのピン接続ガイドラインの改訂履歴
インテル® MAX® 10 FPGAピン接続ガイドライン x
クロックおよびPLLピン コンフィグレーション/JTAGピン 差動I/Oピン 外部メモリー·インターフェイス・ピン リファレンス・ピン アナログ入力ピン インテル® MAX® 10 (シングル電源) FPGA インテル® MAX® 10 (デュアル電源) FPGA インテル® MAX® 10 FPGAピン接続ガイドラインの注意項目
インテル® MAX® 10 FPGAデバイスの電源共有ガイドライン x
例1: インテル® MAX® 10 (デュアル電源) FPGA 例2: インテル® MAX® 10 (デュアル電源) FPGA 例3: インテル® MAX® 10 (デュアル電源) FPGA 例4: インテル® MAX® 10 (シングル電源) FPGA 例5: インテル® MAX® 10 (シングル電源) FPGA 例6: インテル® MAX® 10 (シングル電源) FPGA
インテル® MAX® 10 FPGAデバイスファミリーのピン接続ガイドライン

リファレンス・ピン

注: インテル® では、 インテル® Quartus® Primeデザインを作成し、デバイスのI/O割り当てを入力し、デザインをコンパイルすることを推奨しています。 インテル® Quartus® Prime開発ソフトウェアでは、I/O割り当ておよび配置規則に従ってピン接続をチェックします。この規則は、デバイス集積度、パッケージ、I/O割り当て、電圧割り当て、および本文書またはデバイス・ハンドブックに記載されていないその他の要因によって異なります。
表 5.  リファレンス・ピン
ピン名 ピンの機能 ピンの説明 接続ガイドライン
GND グランド デバイス・グランド・ピンです。

インテル では、REFGNDを絶縁フェライトビーズを使用してGNDピンに接続し、最良のADCパフォーマンスを得ることをお勧めします。

すべてのGNDピンをボードのGNDプレーンに接続します。
NC 接続なし 信号をこのピンに駆動しないでください。 デバイス移行用にデザインする場合、移行用に選択したデバイスのピン割り当てに応じて、これらのピンは、電源、グランド、または信号トレースに接続できます。ただし、デバイスの移行が問題にならない場合は、これらのピンはフローティングのままにしておきます。
DNU 使用しないでください 使用しないでください (DNU)。 電源、GNDまたは他の信号に接続しないでください。このピンはフローティングのままにしておく必要があります。
レベル 2 の表題