インテルのみ表示可能 — GUID: cup1508901513548
Ixiasoft
4.2. ループの並列化
FPGAをマイクロプロセッサーの代わりに使用する主な利点の1つは、FPGAでは、空間計算構造を使用することです。デザインでは、追加のハードウェア・リソースを低レイテンシーと引き換えに使用します。
空間計算構造を利用して、ループの高速化ができます。このためには、ループの複数のイタレーションを同時に実行します。ループの複数のイタレーションを同時に実行するには、可能であればループを展開し、また、ループの構成は、ループ・イタレーション間の依存関係が最小化されて、1クロックサイクル内で解決できるようにします。
このようなプラクティスで示しているのは、同じループの異なるイタレーションを並列化する方法です。異なる2つのループを並列化する場合は、タスクのシステムの使用を検討してください。詳細については、タスクのシステム を参照してください。