インテル®高位合成 (HLS) コンパイラー プロ・エディション: ベスト・プラクティス・ガイド

ダウンロード PDF
ID 683152
日付 12/16/2019
Public
ドキュメント目次
ドキュメント目次 x
1. インテル®HLSコンパイラー プロ・エディション ベスト・プラクティス・ガイド 2. コンポーネントのコーディングおよびコンパイルのベスト・プラクティス 3. インターフェイスのベスト・プラクティス 4. ループのベスト・プラクティス 5. メモリー・アーキテクチャーのベスト・プラクティス 6. タスクのシステム 7. データ型のベスト・プラクティス 8. 高度なトラブルシューティング A. インテル®HLSコンパイラー プロ・エディション ベスト・プラクティス・ガイド B. インテル®HLSコンパイラー プロ・エディション ベスト・プラクティス・ガイドの改訂履歴
3. インターフェイスのベスト・プラクティス x
3.1. コンポーネントに適したインターフェイスの選択 3.2. 可変遅延MMマスター・インターフェイスのLSUの制御 3.3. ポインター・エイリアシングの回避
3.1. コンポーネントに適したインターフェイスの選択 x
3.1.1. ポインター・インターフェイス 3.1.2. Avalon® Memory Mappedマスター・インターフェイス 3.1.3. Avalon® Memory Mappedスレーブ・インターフェイス 3.1.4. Avalon® Streaming インターフェイス 3.1.5. 値渡しインターフェイス
4. ループのベスト・プラクティス x
4.1. ループでの呼び出しによるハードウェアの再利用 4.2. ループの並列化 4.3. 整形式ループの構造 4.4. ループ搬送依存関係の最小化 4.5. 複雑なループ終了条件の回避 4.6. ネスト化ループから単一ループへの変換 4.7. 可能な限り最も深いスコープでの変数宣言
4.2. ループの並列化 x
4.2.1. ループのパイプライン処理 4.2.2. ループの展開 4.2.3. 例 : ループのパイプライン処理および展開
5. メモリー・アーキテクチャーのベスト・プラクティス x
5.1. 例 : 結合メモリー・アーキテクチャーのオーバーライド 5.2. 例 : バンク・メモリー・アーキテクチャーのオーバーライド 5.3. 領域削減のためのメモリーのマージ 5.4. 例 : ローカル・メモリー・アドレスのバンク選択ビットの指定
5.3. 領域削減のためのメモリーのマージ x
5.3.1. 例 : 深さ方向へのメモリーのマージ 5.3.2. 例 : メモリーの幅方向のマージ
6. タスクのシステム x
6.1. 複数ループの並列実行 6.2. 負荷のかかる計算ブロックの共有 6.3. 階層デザインの実装 6.4. 潜在的なパフォーマンスの落とし穴の回避
7. データ型のベスト・プラクティス x
7.1. 暗黙的データ型変換の回避 7.2. ac_int データ型使用時の負のビットシフトの回避
8. 高度なトラブルシューティング x
8.1. コンポーネントがコ・シミュレーションでのみ失敗する場合 8.2. コンポーネントの結果の品質が悪い
1. インテル®HLSコンパイラー プロ・エディション ベスト・プラクティス・ガイド
2. コンポーネントのコーディングおよびコンパイルのベスト・プラクティス
3. インターフェイスのベスト・プラクティス
4. ループのベスト・プラクティス
5. メモリー・アーキテクチャーのベスト・プラクティス
6. タスクのシステム
7. データ型のベスト・プラクティス
8. 高度なトラブルシューティング
A. インテル®HLSコンパイラー プロ・エディション ベスト・プラクティス・ガイド
B. インテル®HLSコンパイラー プロ・エディション ベスト・プラクティス・ガイドの改訂履歴

7.1. 暗黙的データ型変換の回避

コンポーネントのコンパイルに -W conversion コンパイラー・オプションを使用する必要が特にあるのは、コンポーネントで浮動小数点変数を使用する場合です。

このオプションを使用すると、倍精度変数が不要な場合に、不注意で倍精度と単精度の値の間での変換が起こるのを回避するのに役立ちます。FPGAでは、倍精度の変数を使用すると、コンポーネントのデータ転送レート、レイテンシー、およびFPGAリソース使用率に悪影響を与える可能性があります。

Algorithmic C (AC) 任意精度データ型を使用する場合は、型の伝播規則に注意してください。

レベル 2 の表題