B. インテル®HLSコンパイラープロ・エディションベスト・プラクティス・ガイドの改訂履歴

インテル®高位合成 (HLS) コンパイラープロ・エディション: ベスト・プラクティス・ガイド

ダウンロード PDF

ID 683152

日付 12/16/2019

バージョン 19.4

Public

インテルのみ表示可能 — GUID: aby1505228513305

Ixiasoft

詳細を見る

B. インテル®HLSコンパイラープロ・エディションベスト・プラクティス・ガイドの改訂履歴

ドキュメント・バージョン	インテル®HLSコンパイラープロ・エディションバージョン	変更内容
2019.12.16	19.4	インテル®HLSコンパイラースタンダード・エディションに関する情報を削除しました。インテル®HLSコンパイラースタンダード・エディションのベスト・プラクティス情報については、 Intel HLS Compiler Standard Edition Best Practices Guideを参照してください。例 : ローカル・メモリー・アドレスのバンク選択ビットの指定に情報を追加して、`hls_bankbits` 属性によって選択されるエレメントアドレス・バンク選択ビットと、High-Level Design ReportのFunction Memory Viewerで報告されるバイトアドレス・バンク選択ビットとの違いを説明しました。 Component Viewerへの参照を、Graph ViewerのFunction Viewへの参照に置き換えました。 Component Memory Viewerへの参照を、Function Memory Viewerへの参照に置き換えました。

インテル®HLSコンパイラーベスト・プラクティス・ガイドの改訂履歴

以前のバージョンのインテル®HLSコンパイラーベスト・プラクティス・ガイドには、インテル®HLSコンパイラースタンダード・エディションとインテル®HLSコンパイラープロ・エディションの両方の情報が含まれています。

ドキュメント・バージョン	インテル® Quartus® Prime バージョン	変更内容
2019.09.30	19.3	可変遅延MMマスター・インターフェイスのLSUの制御を追加しました。メモリー・アーキテクチャーのベスト・プラクティスを更新して、更新および改善されたチュートリアルと新しいメモリー属性を一覧表示しました。結合メモリー・アーキテクチャーのオーバーライド、およびバンク・メモリー・アーキテクチャーのオーバーライドのメモリー・アーキテクチャーの例を次の項に分割しました。例 : 結合メモリー・アーキテクチャーのオーバーライド例 : 結合メモリー・アーキテクチャーのオーバーライド例 : ローカル・メモリー・アドレスのバンク選択ビットの指定例 : ローカル・メモリー・アドレスのバンク選択ビットの指定
2019.07.01	19.2	メンテナンス・リリース
2019.04.01	19.1	新しい章を追加して、HLSタスクをタスクのシステムで使用する際のベスト・プラクティスについてカバーしました。ループのベスト・プラクティスのコンテンツを新しい項のループでの呼び出しによるハードウェアの再利用に移動しました。コンポーネントで予想以上のFPGAリソースを使用するを改訂して、 `hls_scheduler_target_fmax_mhz` コンポーネント属性に関する情報を含めました。
2018.12.24	18.1	ループのベスト・プラクティスを更新して、コンポーネント内の関数のインライン化、およびループを使用したハードウェア重複の最小限化に関する情報を含めました。
2018.09.24	18.1	インテル®HLSコンパイラーには新しいフロントエンドが追加されました。この新しいフロントエンドによって導入された変更の概要については、インテル®HLS (高位合成) コンパイラーIntel High Level Synthesis Compiler Version 18.1 Release Notes内のImproved Intel HLS Compiler Front Endを参照してください。 `--promote-integers` フラグと best_practices / integer_promotion チュートリアルのPro Editionでのサポートは、整数プロモーションがデフォルトで実行されるようになったため、終了しました。上記の項目への参照を調整して、Standard Editionへの適用は次のトピックでのみであることを示しました。コンポーネントがコ・シミュレーションでのみ失敗する場合データ型のベスト・プラクティス
2018.07.02	18.0	新しい章の高度なトラブルシューティングを追加しました。これは、コ・シミュレーションとエミュレーションでのコンポーネントの動作が異なる場合や、コンポーネントのパフォーマンスやリソース使用率が予想に反して低い場合のトラブルシューティングに役立ちます。
2018.05.07	18.0	インテル® Quartus® Primeバージョン18.0以降では、インテル®HLSコンパイラーによってサポートされる機能とデバイスは、使用中のインテル® Quartus® Primeのエディションにより異なります。インテル®HLSコンパイラー文書では、アイコンを使用して、次の特定のエディションにのみ適用される内容と機能を示します。では、機能または内容が、インテル® Quartus® Primeプロ・エディションによって提供されるインテル®HLSコンパイラーのみに適用されることを示します。機能または内容が、インテル® Quartus® Primeスタンダード・エディションによって提供されるインテル®HLSコンパイラーのみに適用されることを示します。 best_practices/loop_coalesce をループのベスト・プラクティスのチュートリアルの一覧に追加しました。 interfaces/explicit_streams_packets_ready_empty をインターフェイスのベスト・プラクティスのチュートリアルの一覧に追加しました。例 : ローカル・メモリー・アドレスのバンク選択ビットの指定を次のように改訂しました。説明内容を改善し、グラフィックを追加してサンプル・コンポーネントのハイレベル・デザイン・レポート ( report.html ) に表示される内容が反映されるようにしました。例 : 結合メモリー・アーキテクチャーのオーバーライドを次のように更新しました。画像を追加して、メモリー構造やFPGAリソースの使用が、2つのコンポーネント間でどのように異なるかを示しました。
2017.12.22	17.1.1	コンポーネントに適したインターフェイスの選択の項を追加し、アルゴリズムが変わらない場合でも、コンポーネント・インターフェイスの変更がコンポーネントQoRに与える影響について示しました。インターフェイスの概要のチュートリアルをインターフェイスのベスト・プラクティスのチュートリアルの一覧に追加しました。
2017.11.06	17.1	初回リリース。本文書の一部は、以前のインテル®HLS (高位合成) コンパイラーインテルHLSコンパイラーユーザーガイドおよびインテル®HLS (高位合成) コンパイラーインテルHLSコンパイラー: リファレンス・マニュアルに記載された内容で構成されています。