コントロールおよびステータスレジスターは、ソフトウェアから見た場合、およびハードウェアによって実装された場合のバイトアドレス指定を参照します。読み書き可能なすべてのレジスターは、Security Development Lifecycle (SDL) の慣行に準拠するために保護する必要があります。レジスターアクセス保護を実行しなければなりません。
表 26. レジスターアクセスのタイプと定義この表は、インテルFPGA IPにおけるレジスターアクセスのタイプを説明しています。
| アクセスタイプ |
定義 |
| RO |
ソフトウェアは読み出し専用です (書き込みには影響しません)。値は内部で「0」または「1」に固定されており、変化しません。 |
| RO/V |
ソフトウェアは読み出し専用です (書き込みには影響しません)。値は異なる場合があります。 |
| RC |
- ソフトウェアが現在のビット値を読み出して返すと、ビットは自動的に0にクリアされます。
- ソフトウェアの読み出しにより、ビット値も0にクリアされます。
|
| RW |
- ソフトウェアは現在のビット値を読み出して返します。
- ソフトウェアはビットを書き込み、目的の値に設定します。
|
| RW1C |
- ソフトウェアは現在のビット値を読み出して返します。
- ソフトウェアは0を書き込み、影響はありません。
- ハードウェアによってビットが1に設定されている場合、ソフトウェアは1を書き込み、ビットを0にクリアします。
- ハードウェアはビットを1に設定します。
- ソフトウェアのクリアは、ハードウェアのセットよりも優先されます。
|
| RW1S |
- ソフトウェアは現在のビット値を読み出して返します。
- ソフトウェアは0を書き込み、影響はありません。
- ソフトウェアは1を書き込み、ビットを1に設定します。
- ソフトウェアによってビットが1に設定されている場合、ハードウェアはビットを0にクリアします。
- ソフトウェアのセットは、ハードウェアのクリアよりも優先されます。
|