JESD204C Intel® FPGA IPユーザーガイド

ID 683108
日付 10/22/2021
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

5.5. 割り込みとエラー処理

デザインにエラーまたは再初期化要求がある場合、JESD204C IPはプロセッサーに割り込みます。割り込みはペリフェラル、およびレベル・センシティブです。

IPは、ペリフェラルが割り込み信号をデアサートするまで、アサートされたレベル・センシティブな割り込み信号を保持します。レベル・センシティブな割り込みがHighの場合、Interrupt Controller内の割り込みのステートは、保留中またはアクティブ保留中となります。ペリフェラルが何らかの理由で割り込み信号をデアサートすると、割り込みコントローラーは保留状態を割り込みから削除します。

JESD204C IPのすべてのエラー条件は、エラーステータスをラッチし、エラーが処理されてISRが1を書き込みを行いエラーステータスをクリアするまで、割り込み信号をアサートしたままにします。

割り込みがアサートされ、Interrupt Controllerのコンフィグレーション (優先順位、割り込みIDなど) を満たすと、プロセッサーは割り込みサービスルーチン (ISR) にジャンプしてルーチンを実行します。

ISRは、JESD204C IPが割り込みをデアサートできるように、エラーステータスを読み出して割り込みをクリアすることによって、JESD204C IPの要件を満たす必要があります。これは、次の手順に進む前に、ISRがInterrupt Controller入力で割り込みがデアサートされていることを確認する必要があるレベル・センシティブな割り込みにとって特に重要です。通常、これはトップハーフのISRハンドラーと呼ばれます。

ボトムハーフのISRハンドラーには、一連のイベントが必要な場合があります。