JESD204C Intel® FPGA IPユーザーガイド

ID 683108
日付 10/22/2021
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

5.5.2. トップハーフのISRハンドラーの割り込み

トップハーフのISRハンドラーは、エラーステータス (オフセット0x60のJESD204C TXおよびRXエラーステータス) を読み出し、ボトムハーフの処理用のエラー ビットを格納します。

ISRは、対応するエラービットに1を書き込み、ステータスをクリアします。JESD204C IPは割り込みをデアサートします。次に、ISRは保留中の割り込みをチェックして、IPが割り込みをデアサートすることを確認します。

注: ISRでは、レジスターにすべて1を書き込んでクリアしないでください。これは、異なるエラータイプの受信エラーがクリアされる可能性があるためです。

割り込みがクリアされない場合、ISRはステータスをチェックして新しいエラータイプを格納し、それを以前のエラーステータスとORします。次に、もう一度ISRがクリア動作を繰り返し、保留中の割り込みをチェックします。

注: エラータイプは、訂正可能なエラー、訂正不可能なエラー (致命的ではない)、および訂正不可能なエラー (致命的) としてグループ化されていません。インテルは、ユーザー (システムデザイナー) がエラータイプを特定し、それらをソフトウェアのエラー処理ルーチン用にバケット化することをお勧めします。