AN 960: インテル® Stratix™ 10のE-タイルデバイスにおけるJESD204C インテル® FPGA IPとADI AD9081 MxFE* ADCの相互運用性レポート

ダウンロード PDF
ID 709330
日付 11/08/2021
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® Agilex™ のE-タイルデバイスにおけるJESD204C インテル FPGA IPとADI AD9081 MxFE* ADCの相互運用性チェックアウト・レポート
1. インテル® Agilex™ のE-タイルデバイスにおけるJESD204C インテル FPGA IPとADI AD9081 MxFE* ADCの相互運用性チェックアウト・レポート x
1.1. ハードウェアおよびソフトウェア要件 1.2. ハードウェアの設定 1.3. システム情報 1.4. 相互運用性の方法論 1.5. JESD204C Intel® FPGA IPとADCのコンフィグレーション 1.6. テスト結果 1.7. テスト結果に関するコメント 1.8. AN 960: インテル® Agilex™ のE-タイルデバイスにおけるJESD204C インテル FPGA IPとADI AD9081 MxFE* ADCの相互運用性レポートの改訂履歴 1.9. 付録
1.2. ハードウェアの設定 x
1.2.1. リファレンス・クロックの切り替え
1.2.1. リファレンス・クロックの切り替え x
1.2.1.1. プロシージャー
1.4. 相互運用性の方法論 x
1.4.1. レシーバーのデータリンク層 1.4.2. レシーバーのトランスポート層 (TL) 1.4.3. 決定論的レイテンシー - サブクラス1 (DL)
1.4.1. レシーバーのデータリンク層 x
1.4.1.1. 同期ヘッダーのアライメント (SHA) 1.4.1.2. 拡張マルチブロックのアライメント (EMBA)
1. インテル® Agilex™ のE-タイルデバイスにおけるJESD204C インテル FPGA IPとADI AD9081 MxFE* ADCの相互運用性チェックアウト・レポート

1. インテル® Agilex™ のE-タイルデバイスにおけるJESD204C インテル FPGA IPとADI AD9081 MxFE* ADCの相互運用性チェックアウト・レポート

更新対象:
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。

JESD204C インテル FPGA IPは、高速のポイント・ツー・ポイント・シリアル・インターフェイス知的財産 (IP)です。

JESD204C インテル FPGA IPでは、選択された多数のJESD204C準拠のアナログ/デジタル・コンバーター (ADC) デバイスでハードウェアのテストが行われています。

このレポートでは、Analog Devices Inc. (ADI) の AD9081 Mixed Signal Front End (MxFE*) 評価モジュール (EVM) とJESD204C インテル FPGA IPの相互運用性に焦点を当てています。 次のセクションでは、ハードウェア・チェックアウトの方法とテスト結果について説明します。


セクションの内容
ハードウェアおよびソフトウェア要件
ハードウェアの設定
システム情報
相互運用性の方法論
JESD204C Intel FPGA IPとADCのコンフィグレーション
テスト結果
テスト結果に関するコメント
AN 960: インテル Agilex のE-タイルデバイスにおけるJESD204C インテル FPGA IPとADI AD9081 MxFE* ADCの相互運用性レポートの改訂履歴
付録

関連情報
レベル 2 の表題