AN 960: インテル® Stratix™ 10のE-タイルデバイスにおけるJESD204C インテル® FPGA IPとADI AD9081 MxFE* ADCの相互運用性レポート

ID 709330
日付 11/08/2021
Public
ドキュメント目次

1.2.1.1. プロシージャー

  • FPGAの電源を入れて構成した後、オンボード・オシレーターはrefclk0を介してE-タイル・トランシーバーに基準クロックを提供します。
  • FPGAの準備が整ったら、SPIインターフェイスを介して HMC7044 を設定します。
  • refclk4はHMC7044 から供給されるレーンレートごとに必要な周波数を持っています。リンクを確立するには、refclk4はE-タイル・トランシーバーの基準クロックに接続されています。
  • HMC7044 がロックされると、E-タイル・トランシーバー基準クロックがrefclk0からrefclk4に切り替えられます。このクロック切り替えプロセスを下図に示します。 refclk1 は、この切り替えプロセス中に使用される中間クロックです。
図 2. クロック切り替え手順