AN 960: インテル® Stratix™ 10のE-タイルデバイスにおけるJESD204C インテル® FPGA IPとADI AD9081 MxFE* ADCの相互運用性レポート

ダウンロード PDF
ID 709330
日付 11/08/2021
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® Agilex™ のE-タイルデバイスにおけるJESD204C インテル FPGA IPとADI AD9081 MxFE* ADCの相互運用性チェックアウト・レポート
1. インテル® Agilex™ のE-タイルデバイスにおけるJESD204C インテル FPGA IPとADI AD9081 MxFE* ADCの相互運用性チェックアウト・レポート x
1.1. ハードウェアおよびソフトウェア要件 1.2. ハードウェアの設定 1.3. システム情報 1.4. 相互運用性の方法論 1.5. JESD204C Intel® FPGA IPとADCのコンフィグレーション 1.6. テスト結果 1.7. テスト結果に関するコメント 1.8. AN 960: インテル® Agilex™ のE-タイルデバイスにおけるJESD204C インテル FPGA IPとADI AD9081 MxFE* ADCの相互運用性レポートの改訂履歴 1.9. 付録
1.2. ハードウェアの設定 x
1.2.1. リファレンス・クロックの切り替え
1.2.1. リファレンス・クロックの切り替え x
1.2.1.1. プロシージャー
1.4. 相互運用性の方法論 x
1.4.1. レシーバーのデータリンク層 1.4.2. レシーバーのトランスポート層 (TL) 1.4.3. 決定論的レイテンシー - サブクラス1 (DL)
1.4.1. レシーバーのデータリンク層 x
1.4.1.1. 同期ヘッダーのアライメント (SHA) 1.4.1.2. 拡張マルチブロックのアライメント (EMBA)
1. インテル® Agilex™ のE-タイルデバイスにおけるJESD204C インテル FPGA IPとADI AD9081 MxFE* ADCの相互運用性チェックアウト・レポート

1.6. テスト結果

次の表に、考えられる結果とその定義を示します。

表 6.  結果の定義
結果 定義
PASS テスト対象デバイス (DUT) は適合する動作を示すことが観察されています。
PASS with comments DUTは適合する動作を示すことが観察されています。ただし、状況についての追加説明が含まれています (例: 時間制限のため、テストの一部のみを実行している)。
FAIL DUTは適合しない動作を示すことが観察されています。
Warning DUTは、非推奨の動作を示すことが観察されています。
Refer to comments 観察からは、有効な合格または不合格を特定することができていません。状況についての追加説明が含まれています。

次の表は、さまざまなL、M、F、データレート、サンプリング・クロック、リンククロック、SYSREF周波数の値でのテストケースSHA.1、SHA.2、EMBA.1、EMBA.2、EMBA.3、TL.1、TL.2の結果を示しています。

表 7.  テストケースSHA.1、SHA.2、EMBA.1、EMBA.2、EMBA.3、TL.1、TL.2の結果
No. L M F S HD E N NP ADCサンプリング・クロック (MHz) FPGAリンククロック (MHz) FPGAフレームクロック (MHz) FPGAリンククロック (MHz) レーンレート (Gbps) 結果
1 1 2 4 1 0 1 16 16 1966.08 245.76 122.88 122.88 16.22016 パス
2 1 2 3 1 0 3 12 12 2211.84 276.48 138.24 138.24 18.24768 パス
3 1 4 6 1 0 3 12 12 2949.12 184.32 92.16 92.16 12.16512 パス
4 1 4 8 1 0 1 16 16 3000 375 187.5 187.5 24.75 パス
5 1 8 12 1 0 3 12 12 1474.56 184.32 92.16 92.16 12.16512 パス
6 1 8 16 1 0 2 16 16 2621.44 327.68 163.84 163.84 21.62688 パス
7 1 8 24 1 0 3 16 24 1966.08 184.32 92.16 92.16 12.16512 パス
8 2 2 2 1 0 1 16 16 1500 375 187.5 187.5 24.75 パス
9 2 2 3 2 0 3 12 12 2621.44 245.76 122.88 122.88 16.22016 パス
10 2 4 3 1 0 3 12 12 2949.12 184.32 92.16 92.16 12.16512 パス
11 2 4 4 1 0 1 16 16 1474.56 184.32 92.16 92.16 12.16512 パス
12 2 8 6 1 0 3 12 12 3000 375 187.5 187.5 24.75 パス
13 2 8 8 1 0 1 16 16 1474.56 184.32 92.16 92.16 12.16512 パス
14 2 8 12 1 0 3 16 24 1474.56 184.32 92.16 92.16 12.16512 パス
15 3 6 4 1 0 1 16 16 1474.56 184.32 92.16 92.16 12.16512 パス
16 3 12 8 1 0 1 16 16 2949.12 245.76 122.88 122.88 16.22016 パス
17 4 2 1 1 1 1 16 16 1474.56 184.32 92.16 92.16 12.16512 パス
18 4 2 3 4 0 3 12 12 3440.64 322.56 161.28 161.28 21.28896 パス
19 4 4 2 1 0 1 16 16 1500 375 187.5 187.5 24.75 パス
20 4 4 3 2 0 3 12 12 2621.44 245.76 122.88 122.88 16.22016 パス
21 4 8 3 1 0 3 12 12 1474.56 276.48 138.24 138.24 18.24768 パス
22 4 8 4 1 0 1 16 16 1474.56 184.32 92.16 92.16 12.16512 パス
23 4 8 6 1 0 3 16 24 3440.64 322.56 161.28 161.28 21.28896 パス
24 4 16 8 1 0 1 16 16 1474.56 184.32 92.16 92.16 12.16512 パス
25 6 12 4 1 0 1 16 16 3000 375 187.5 187.5 24.75 パス
26 8 2 1 2 1 1 16 16 2949.12 184.32 92.16 92.16 12.16512 パス
27 8 2 3 8 0 3 12 12 3932.16 184.32 92.16 92.16 12.16512 パス
28 8 4 1 1 0 3 16 16 3000 375 187.5 187.5 24.75 パス
29 8 4 3 4 0 3 12 12 1966.08 184.32 92.16 92.16 12.16512 パス
30 8 8 2 1 0 1 16 16 1474.56 184.32 92.16 92.16 12.16512 パス
31 8 8 3 2 0 3 12 12 3932.16 245.76 122.88 122.88 16.22016 パス
32 8 8 3 1 0 3 16 24 2211.84 276.48 138.24 138.24 18.24768 パス
33 8 16 8 2 0 1 16 16 2211.84 184.32 92.16 92.16 12.16512 パス
34 2 4 4 1 0 1 16 16 1966.08 245.76 61.44 61.44 8.11008 パス
35 4 2 1 2 1 1 16 16 3932.16 245.76 61.44 61.44 8.11008 パス

次の表は、L、M、F、データ レート、サンプリング クロック、リンク クロック、および SYSREF 周波数の値が異なる DL.1、DL.2、および DL.3 のテスト ケースの結果を示しています。

表 8.  決定論的レイテンシーのテスト結果
No. テスト L M F ADCサンプリング・クロック (MHz) FPGAリンククロック (MHz) FPGAリンククロック (MHz) レーンレート (Gbps) 結果 JRx RBD オフセット レイテンシ (フレーム クロック サイクル/等価リンク クロック サイクル)
1 DL.1 1 2 4 1966.08 245.76 122.88 16.22016 パス C 151
DL.2 1 2 4 1966.08 245.76 122.88 16.22016 パス
DL.3 1 2 4 1966.08 245.76 122.88 16.22016 パス
2 DL.1 1 2 3 2211.84 276.48 138.24 18.24768 パス C 135
DL.2 1 2 3 2211.84 276.48 138.24 18.24768 パス
DL.3 1 2 3 2211.84 276.48 138.24 18.24768 パス
3 DL.1 1 4 6 2949.12 184.32 92.16 12.16512 パス 46 136
DL.2 1 4 6 2949.12 184.32 92.16 12.16512 パス
DL.3 1 4 6 2949.12 184.32 92.16 12.16512 パス
4 DL.1 1 4 8 3000 375 187.5 24.75 パス 14 192
DL.2 1 4 8 3000 375 187.5 24.75 パス
DL.3 1 4 8 3000 375 187.5 24.75 パス
5 DL.1 1 8 12 1474.56 184.32 92.16 12.16512 パス C 227
DL.2 1 8 12 1474.56 184.32 92.16 12.16512 パス
DL.3 1 8 12 1474.56 184.32 92.16 12.16512 パス
6 DL.1 1 8 16 2621.44 327.68 163.84 21.62688 パス C 289
DL.2 1 8 16 2621.44 327.68 163.84 21.62688 パス
DL.3 1 8 16 2621.44 327.68 163.84 21.62688 パス
7 DL.1 1 8 24 1966.08 184.32 92.16 12.16512 パス C 366
DL.2 1 8 24 1966.08 184.32 92.16 12.16512 パス
DL.3 1 8 24 1966.08 184.32 92.16 12.16512 パス
8 DL.1 2 2 2 1500 375 187.5 24.75 パス 14 85
DL.2 2 2 2 1500 375 187.5 24.75 パス
DL.3 2 2 2 1500 375 187.5 24.75 パス
9 DL.1 2 2 3 2621.44 245.76 122.88 16.22016 パス C 132
DL.2 2 2 3 2621.44 245.76 122.88 16.22016 パス
DL.3 2 2 3 2621.44 245.76 122.88 16.22016 パス
10 DL.1 2 4 3 2949.12 184.32 92.16 12.16512 パス C 112
DL.2 2 4 3 2949.12 184.32 92.16 12.16512 パス
DL.3 2 4 3 2949.12 184.32 92.16 12.16512 パス
11 DL.1 2 4 4 1474.56 184.32 92.16 12.16512 パス C 119
DL.2 2 4 4 1474.56 184.32 92.16 12.16512 パス
DL.3 2 4 4 1474.56 184.32 92.16 12.16512 パス
12 DL.1 2 8 6 3000 375 187.5 24.75 パス C 210
DL.2 2 8 6 3000 375 187.5 24.75 パス
DL.3 2 8 6 3000 375 187.5 24.75 パス
13 DL.1 2 8 8 1474.56 184.32 92.16 12.16512 パス 14 156
DL.2 2 8 8 1474.56 184.32 92.16 12.16512 パス
DL.3 2 8 8 1474.56 184.32 92.16 12.16512 パス
14 DL.1 2 8 12 1474.56 184.32 92.16 12.16512 パス C 220
DL.2 2 8 12 1474.56 184.32 92.16 12.16512 パス
DL.3 2 8 12 1474.56 184.32 92.16 12.16512 パス
15 DL.1 3 6 4 1474.56 184.32 92.16 12.16512 パス C 119
DL.2 3 6 4 1474.56 184.32 92.16 12.16512 パス
DL.3 3 6 4 1474.56 184.32 92.16 12.16512 パス
16 DL.1 3 12 8 2949.12 245.76 122.88 16.22016 パス 14 184
DL.2 3 12 8 2949.12 245.76 122.88 16.22016 パス
DL.3 3 12 8 2949.12 245.76 122.88 16.22016 パス
17 DL.1 4 2 1 1474.56 184.32 92.16 12.16512 パス 14 78
DL.2 4 2 1 1474.56 184.32 92.16 12.16512 パス
DL.3 4 2 1 1474.56 184.32 92.16 12.16512 パス
18 DL.1 4 2 3 3440.64 322.56 161.28 21.28896 パス C 93
DL.2 4 2 3 3440.64 322.56 161.28 21.28896 パス
DL.3 4 2 3 3440.64 322.56 161.28 21.28896 パス
19 DL.1 4 4 2 1500 375 187.5 24.75 パス 14 133
DL.2 4 4 2 1500 375 187.5 24.75 パス
DL.3 4 4 2 1500 375 187.5 24.75 パス
20 DL.1 4 4 3 2621.44 245.76 122.88 16.22016 パス C 132
DL.2 4 4 3 2621.44 245.76 122.88 16.22016 パス
DL.3 4 4 3 2621.44 245.76 122.88 16.22016 パス
21 DL.1 4 8 3 1474.56 276.48 138.24 18.24768 パス 46 144
DL.2 4 8 3 1474.56 276.48 138.24 18.24768 パス
DL.3 4 8 3 1474.56 276.48 138.24 18.24768 パス
22 DL.1 4 8 4 1474.56 184.32 92.16 12.16512 パス C 119
DL.2 4 8 4 1474.56 184.32 92.16 12.16512 パス
DL.3 4 8 4 1474.56 184.32 92.16 12.16512 パス
23 DL.1 4 8 6 3440.64 322.56 161.28 21.28896 パス C 218
DL.2 4 8 6 3440.64 322.56 161.28 21.28896 パス
DL.3 4 8 6 3440.64 322.56 161.28 21.28896 パス
24 DL.1 4 16 8 1474.56 184.32 92.16 12.16512 パス C 157
DL.2 4 16 8 1474.56 184.32 92.16 12.16512 パス
DL.3 4 16 8 1474.56 184.32 92.16 12.16512 パス
25 DL.1 6 12 4 3000 375 187.5 24.75 パス C 155
DL.2 6 12 4 3000 375 187.5 24.75 パス
DL.3 6 12 4 3000 375 187.5 24.75 パス
26 DL.1 8 2 1 2949.12 184.32 92.16 12.16512 パス C 74
DL.2 8 2 1 2949.12 184.32 92.16 12.16512 パス
DL.3 8 2 1 2949.12 184.32 92.16 12.16512 パス
27 DL.1 8 2 3 3932.16 184.32 92.16 12.16512 パス C 91
DL.2 8 2 3 3932.16 184.32 92.16 12.16512 パス
DL.3 8 2 3 3932.16 184.32 92.16 12.16512 パス
28 DL.1 8 4 1 3000 375 187.5 24.75 パス 14 114
DL.2 8 4 1 3000 375 187.5 24.75 パス
DL.3 8 4 1 3000 375 187.5 24.75 パス
29 DL.1 8 4 3 1966.08 184.32 92.16 12.16512 パス C 91
DL.2 8 4 3 1966.08 184.32 92.16 12.16512 パス
DL.3 8 4 3 1966.08 184.32 92.16 12.16512 パス
30 DL.1 8 8 2 1474.56 184.32 92.16 12.16512 パス 14 91
DL.2 8 8 2 1474.56 184.32 92.16 12.16512 パス
DL.3 8 8 2 1474.56 184.32 92.16 12.16512 パス
31 DL.1 8 8 3 3932.16 245.76 122.88 16.22016 パス C 127
DL.2 8 8 3 3932.16 245.76 122.88 16.22016 パス
DL.3 8 8 3 3932.16 245.76 122.88 16.22016 パス
32 DL.1 8 8 3 2211.84 276.48 138.24 18.24768 パス C 134
DL.2 8 8 3 2211.84 276.48 138.24 18.24768 パス
DL.3 8 8 3 2211.84 276.48 138.24 18.24768 パス
TK_SLEEP(33); DL.1 8 16 8 2211.84 184.32 92.16 12.16512 パス 14 107
DL.2 8 16 8 2211.84 184.32 92.16 12.16512 パス
DL.3 8 16 8 2211.84 184.32 92.16 12.16512 パス
34 DL.1 2 4 4 1966.08 245.76 61.44 8.11008 パス C 120
DL.2 2 4 4 1966.08 245.76 61.44 8.11008 パス
DL.3 2 4 4 1966.08 245.76 61.44 8.11008 パス
35 DL.1 4 2 1 3932.16 245.76 61.44 8.11008 パス C 79
レベル 2 の表題