インテルのみ表示可能 — GUID: whv1630032375331
Ixiasoft
3.1.3. システムPLL
FタイルJESD204C Intel® FPGA IP システムPLLクロッキングモードをサポートします。システムPLLクロックの周波数を2で割った値が、データレートを64で割った値よりも大きい場合、 data_valid MACとF-Tile間の信号は、帯域幅を維持するために定期的にアサートします。 TX IPの場合、この操作はカスタムケイデンスコントローラーを介して処理されます。