F-Tile JESD204C インテル® FPGA IPユーザーガイド

ID 691272
日付 4/26/2022
Public
ドキュメント目次

5.7.1. RBDチューニングメカニズム

次の図は、RBDチューニングメカニズムと、RBDカウントとRBDオフセットを使用して確定的レイテンシーをチューニングする方法に焦点を当てています。

図 12. RBD調整
図 13. RBDチューニング(パワーサイクル変動)
図 14. RBDチューニング(早期リリースにRBDオフセットを利用)
図 15. RBDチューニング(LEMCスリップ)
図 16. RBDチューニング(RBDオフセットを使用したRBDチューニングが使用されていない場合は、LEMCスリップ)
図 17. RBDチューニング(RBDオフセットチューニングの法的範囲)
図 18. RBDチューニング(マルチリセットでのLEMCの前後のRBDカウント到着シフト時のRBDチューニング)
図 19. RBDチューニング(RBDオフセットチューニング-法的範囲)
図 20. RBDチューニング(RBDオフセットを使用したRBDオフセットチューニング-法的範囲)

次の図は、FタイルJESD204C RXIPコアで使用される実際の数値表現でのRBDチューニングを示しています。

図 21. RBDチューニング(LEMCの数値表現を使用したRBDオフセット= 15から0まで)