インテルのみ表示可能 — GUID: dsu1441820317168
Ixiasoft
4.3.1. アルテラ定義のVendor Specific Capability Header レジスター
4.3.2. アルテラ定義のVendor Specific Header レジスター
4.3.3. Altera Marker レジスター
4.3.4. CvP Status レジスター
4.3.5. CvPモード・コントロール・レジスタ
4.3.6. CvP Data レジスター
4.3.7. CvP Programming Control レジスター
4.3.8. Uncorrectable Internal Error Status Register
4.3.9. Uncorrectable Internal Error Mask Register
4.3.10. Correctable Internal Error Status Register
4.3.11. Correctable Internal Error Mask Register
インテルのみ表示可能 — GUID: dsu1441820317168
Ixiasoft
3. Arria 10におけるCvP初期化に向けた設計の手順の解説
CvPの初期化はデザインをペリフェラル・イメージとコア・イメージに分割します。ペリフェラル・イメージは、PCBのフラッシュ・デバイス内に格納されます。ペリフェラルはJTAG経由でプログラミング可能です。コア・イメージはホスト・メモリ内に格納されます。PCI Expressリンクを使用してコア・イメージをFPGAにダウンロードする必要があります。
Quartus Primeソフトウェア内でCvP Settings Power up and subsequent coreコンフィギュレーションを選択し、CvP Initializationモードを指定する必要があります。CvP Initializationを選択する理由には、以下のような目的があります。
- FPGAプログラミン時間が制限を超える場合、プラグイン・カードへのPCIe初期パワーアップ要件を満たすため
- 外部ホスト・メモリにコア・イメージを格納することでコストを抑えるため
- 暗号化を行うことでコア・イメージへの不正なアクセスを防ぐため
図 4. CvPの初期化に向けたデザイン・フロー
注: CvPの初期化においては、PCI ExpressハードIPに対しCMU PLLとハード・リセット・コントローラを使用する必要があります。
CvP初期化の実演デモには以下の手順が含まれます。