インテルのみ表示可能 — GUID: dsu1442261593981
Ixiasoft
4.3.1. アルテラ定義のVendor Specific Capability Header レジスター
4.3.2. アルテラ定義のVendor Specific Header レジスター
4.3.3. Altera Marker レジスター
4.3.4. CvP Status レジスター
4.3.5. CvPモード・コントロール・レジスタ
4.3.6. CvP Data レジスター
4.3.7. CvP Programming Control レジスター
4.3.8. Uncorrectable Internal Error Status Register
4.3.9. Uncorrectable Internal Error Mask Register
4.3.10. Correctable Internal Error Status Register
4.3.11. Correctable Internal Error Mask Register
インテルのみ表示可能 — GUID: dsu1442261593981
Ixiasoft
1.1. CvPシステム
次の図は、CvPシステムで必要なコンポーネントを表しています。
図 1. CvPのブロック図
CvPシステムは一般的にFPGA、PCIe ホスト、コンフィギュレーション・デバイスより構成されています。
- コンフィギュレーション・デバイスは従来のコンフィギュレーション・インタフェースを使用してFPGAに接続されます。コンフィギュレーション・インタフェースは、アクティブ・シリアル(AS)、パッシブ・シリアル(PS)、Fastパッシブ・パラレル(FPP)などのサポートされているどのスキームにもすることができます。どのコンフィギュレーション・デバイスを選ぶかは、選択するコンフィギュレーション・スキームによって異なります。
- CvPやその他のPCIeアプリケーション用のPCIe Hard IPブロック
- PCIe Hard IPブロックはPCIeアプリケーション専用であり、CvPには使用できません
Arria V、Cyclone V、Stratix V、およびArria 10 FPGAの多くに、PCI Expressに向けて複数のHard IPブロックが装備されています。CvPコンフィギュレーション・スキームでは各デバイスの左下に位置するPCIe Hard IPブロックのみ使用可能です。これはエンドポイントとしてコンフィギュレーションする必要があります。