インテルのみ表示可能 — GUID: nik1412546942642
Ixiasoft
4.3.1. アルテラ定義のVendor Specific Capability Header レジスター
4.3.2. アルテラ定義のVendor Specific Header レジスター
4.3.3. Altera Marker レジスター
4.3.4. CvP Status レジスター
4.3.5. CvPモード・コントロール・レジスタ
4.3.6. CvP Data レジスター
4.3.7. CvP Programming Control レジスター
4.3.8. Uncorrectable Internal Error Status Register
4.3.9. Uncorrectable Internal Error Mask Register
4.3.10. Correctable Internal Error Status Register
4.3.11. Correctable Internal Error Mask Register
インテルのみ表示可能 — GUID: nik1412546942642
Ixiasoft
4.3.6. CvP Data レジスター
ビット | 名称 | リセット値 | アクセス | 説明 |
---|---|---|---|---|
[31:0] | CVP_DATA2 | 0x00000000 | RW | 64 ビット・コンフィグレーション・データの上部32 ビットを含みます。ソフトウェアは、両方のDWORD ですべてのバイトがイネーブルされていることを確認する必要があります。64 ビット・コンフィグレーション・データの使用はオプションです。 |
[31:0] | CVP_DATA | 0x00000000 | RW | コンフィグレーション・データをこのレジスターへライトします。データはデバイスをコンフィグレーションするためにFPGA 制御ブロックへ転送されます。 このレジスターへのライトごとにデータ出力をFPGA 制御ブロックへ設定し、CvP Mode Control レジスターのCVP_NUM_CLKS 領域で指定されるようにFPGA 制御ブロックに<n> クロックサイクルを生成します。ソフトウェアは、メモリーライトDWORD のすべてのバイトがイネーブルされていることを確認する必要があります。 このレジスターへは、コンフィグレーション・ライトを使用してアクセス可能です。また、CvP モードでは、このレジスターはメモリーライトによってこのデバイスに向けてメモリースペースBAR で定義された任意のアドレスにライトすることが可能です。メモリーライトの使用は、コンフィグレーション・ライトよりも高いスループットとなります。 |