インテルのみ表示可能 — GUID: dsu1444171629602
Ixiasoft
4.3.1. アルテラ定義のVendor Specific Capability Header レジスター
4.3.2. アルテラ定義のVendor Specific Header レジスター
4.3.3. Altera Marker レジスター
4.3.4. CvP Status レジスター
4.3.5. CvPモード・コントロール・レジスタ
4.3.6. CvP Data レジスター
4.3.7. CvP Programming Control レジスター
4.3.8. Uncorrectable Internal Error Status Register
4.3.9. Uncorrectable Internal Error Mask Register
4.3.10. Correctable Internal Error Status Register
4.3.11. Correctable Internal Error Mask Register
インテルのみ表示可能 — GUID: dsu1444171629602
Ixiasoft
5.3. パーシャル・リコンフィギュレーションIPコア
PCIe経由のリコンフィギュレーションは、コア・ロジック内に位置する内部ホストとしてPR IPコアを使用することで実行されますが、これにより対応するcrcblockおよびprblock WYSIWYG素子レベル・プリミティブが自動的にインスタンス化されます。
図 12. 内部ホストを使用したパーシャル・リコンフィギュレーション
パーシャル・リコンフィギュレーション中は、PRコントロール・ブロック(CB)はPassive Parallel x16あるいはx32 programmingモードとなります。
図 13. PR IPコアのコンポーネント
PR IPコアをインスタンス化すると、コントロール・ブロック・インタフェース・コントローラ、フリーズ/アンフリーズ・コントローラ、データ・ソース・コントローラを含むメイン・コントローラはすべてインスタンス化されます。データ・ソース・インタフェース・モジュールは、JTAGデバッグ・インタフェースとPRデータ・インタフェースを提供します。