インテルのみ表示可能 — GUID: nik1412546943110
Ixiasoft
4.3.1. アルテラ定義のVendor Specific Capability Header レジスター
4.3.2. アルテラ定義のVendor Specific Header レジスター
4.3.3. Altera Marker レジスター
4.3.4. CvP Status レジスター
4.3.5. CvPモード・コントロール・レジスタ
4.3.6. CvP Data レジスター
4.3.7. CvP Programming Control レジスター
4.3.8. Uncorrectable Internal Error Status Register
4.3.9. Uncorrectable Internal Error Mask Register
4.3.10. Correctable Internal Error Status Register
4.3.11. Correctable Internal Error Mask Register
インテルのみ表示可能 — GUID: nik1412546943110
Ixiasoft
4.3.7. CvP Programming Control レジスター
ビット | 名称 | リセット値 | アクセス | 説明 |
---|---|---|---|---|
[31:2] | — | 0x0000 | RO | 予約済み |
[1] | START_XFER | 1'b0 | RW | CvP 出力をFPGA 制御ブロックに設定し、転送の開始を表します。 |
[0] | CVP_CONFIG | 1'b0 | RW | 1 に設定されると、FPGA 制御ブロックはCvP を介して転送を開始します。 |