インテルのみ表示可能 — GUID: pvd1567037805701
Ixiasoft
A.1. システム管理
二 インテル® MAX® 10 FPGA (10M16SCU324C8G) は、システム管理に使用されます。システム インテル® MAX® 10 システムコントローラーとして機能します。 FPGA AvST 構成を処理します。2C バス アクセス、ファン速度制御、およびシステム リセット機能。 UB2/PWR インテル® MAX® 10 電源マネージャおよびオンボード JTAG コントローラとして機能します。各機能については、以下の説明を参照してください。
- パワー管理： システムと FPGA の電源投入とオプションの電源切断シーケンスを制御し、電源レギュレータ/スイッチの状態を監視し、電源障害を管理し、温度 ADC 割り込み信号を監視し、温度障害を管理します。
- JTAG コントローラ: JTAG チェーン トポロジ、JTAG マスター ソース、JTAG スレーブを SW3 で管理
| 回路図の信号名 | 説明 |
|---|---|
| EXT_JTAG_TCK/TDO/TMS/TDI | インテル ダウンロード ケーブル用 JTAG ヘッダー J19 |
| FX2_Dp/n | オンボード Intel ダウンロード回路用の入力ポート CN1 |
| 1|32|35 | OOBE ドーター カードの Mictor 38pin ヘッダー |
インテル® Agilex™ HPS JTAG スレーブは、SDM 専用 JTAG ピンまたは HPS 専用 I/O からアクセスできます。 SDM JTAG 端子からアクセスする場合 (FPGA_JTAG_TCK/TDO/TMS/TDI)、SDM は FPGA パーツ内の HPS とチェーンされています。 HPS 専用 I/O からアクセスする場合 (HPS_GPIO[32:35])、HPS は PCB トレースによって外部にチェーンされています。
| Mode | SW3 [8:6] | SW3 [5] [2] [1] ON: チェーンからバイパス OFF: チェーンで有効 |
関数 |
|---|---|---|---|
| 000 | オン/オン/オン （デフォルト） |
SW3.1 SDRAM（HPS） SW3.2 (シスマックス) SW3.5 (PCIe) |
モード 1: オンボード Intel ダウンロード回路が唯一の JTAG マスターとして機能 SDM ノードを使用したチェーン HPS 初めの モード 3: 外部 Intel ダウンロード ケーブルが唯一の JTAG マスターとして機能 SDM ノードを使用したチェーン HPS 初めの |
| 001 | ON、OFF | JTAGチェィンはSDMを含みません。 SW3.1 (HPS) SW3.2 (シスマックス) SW3.5 (PCIe) |
モード 2: オンボード Intel ダウンロード回路が唯一の JTAG マスターとして機能 SDM ノードを使用したチェーン HPS 外部的に モード 4: 外部 Intel ダウンロード ケーブルが唯一の JTAG マスターとして機能 SDM ノードを使用したチェーン HPS 外部的に |
| 100 | OFF、ON | SW3.1 (SDM) SW3.2 (シスマックス) SW3.5 (PCIe) |
モード 7: オンボード Intel ダウンロード回路と OOBE の両方が JTAG マスターとして機能 HPS と SDM JTAG の分離 チェーン、OOBE のみが HPS を駆動 モード 8: 外部 Intel ダウンロード ケーブルと OOBE JTAG の両方が JTAG マスターとして機能 HPS と SDM JTAG の分離 チェーン、OOBE のみが HPS を駆動 |
| 110 | オフ/オフ/オン | N/A | モード 11: オンボード Intel ダウンロード回路と OOBE の両方が JTAG マスターとして機能 機内で インテル ダウンロード回路 SDM のみを駆動し、OOBE は HPS を駆動します |
| その他 | N/A | N/A | Reserved |
注: UB2/PWR インテル® MAX® 10 ボード底面に専用の JTAG ヘッダー J18 があります。お客様がプラグを差し込むと、 インテル® FPGAダウンロード・ケーブル J18へのドングルケーブル、電源 インテル® MAX® 10 PWRMAX_DEBUGMDn 信号を検出して、デバッグ モード 0 または 1 に入ります。 UB2/ を上書きしないでください インテル® MAX® 10 そうしないと、ボードが正しく機能しません。