インテルのみ表示可能 — GUID: eoq1567037851827
Ixiasoft
A.3. クロック
| 回路図の信号名 | デフォルトの頻度 |
|---|---|
| FPGA_GPIO_REFCLKp/n0 | 156.25M |
| REFCLK_GXEp/n0 | 156.25M |
| SI53311_CLKOUT1p/n | 156.25M |
| REFCLK_GXPp/n0 | 100M |
| REFCLK_GXPp/n2 | 100M |
| PCIE_RC_REFCLKp/n | 100M |
| FPGA_GPIO_REFCLKp/n1 | 125M |
| SODIMM_REFCLKp/n | 100M |
| FPGA_OSC_CLK_1 | 125M |
| FPGA_GPIO_REFCLK | 100M |
| DDR4_COMP_REFCLKp/n | 100M |
| FPGA_SYSTEM_CLK | 100M |
| REFCLK_GXEp/n2 | 153.6M |
| REFCLK_GXEp/n3 | 184.32M |
| Cleaner_SYSTEM_P/N | 184.32M |
| referenceclk_2 | 184.32M |
| referenceclk_3 | 153.6M |
LMK05028 デバイスは、高度な基準クロック選択とヒットレス スイッチングを備えた高性能クロック ジェネレータ、ジッタ クリーナー、およびクロック シンクロナイザであり、通信インフラストラクチャ アプリケーションの厳しい要件を満たします。このクロック デバイスには 2 つの独立した PLL コアがあり、それぞれが 4 つの基準クロック入力の 1 つに同期またはロックでき、最大 6 つの異なる周波数で最大 8 つの出力クロックを生成できます。
2 つの E タイル トランシーバー リカバリ クロック (Cleaner_RECOVERY_p/n [0:1]) は 4 つの基準クロック入力のうちの 2 つに供給され、シングルエンドおよび差動 SMA クロックは他の 2 つの入力に供給されます。 LMK05028 の出力クロックは、E タイル トランシーバー バンク、汎用 I/O バンク、および SMA コネクタにフィードバックされます。 LMK05028 は SW4.4 でパワーダウンモードに設定できます。
インテル® Agilex™ F シリーズ FPGA は、汎用 I/O を介して LMK05028 を管理します (Cleaner_GPIO[0:6]、 クリーナー_INSEL、 クリーナー SCL/SDA、 Cleaner_status[0:1]）。これらの汎用 IO と FPGA 間の接続は、SW10.2 によってシャットダウンできます。
図 19. FPGAのクロック
図 20. トランシーバー・クロック