インテル® Agilex™ F シリーズ・トランシーバー SoC 開発キットのユーザー ガイド

ダウンロード PDF
ID 683752
日付 9/30/2022
Public
ドキュメント目次
ドキュメント目次 x
1. Overview 2. 使用開始に際して 3. 開発ボードの電源投入 4. ボード・テスト・システム 5. デモ・ボード 6. 開発キットのカスタム プロジェクト 7. Revision History A. 開発キットリソース B. 追加情報
1. Overview x
1.1. ブロック図 1.2. 特長の概要 1.3. 箱の中身 1.4. 推奨動作条件
2. 使用開始に際して x
2.1. インテル® Quartus® Prime ソフトウェアとドライバーのインストール 2.2. クイック・スタート・ガイド 2.3. デザイン例
3. 開発ボードの電源投入 x
3.1. デフォルト設定 3.2. パワーアップ 3.3. ボードの復元を実行する 3.4. クロック・コントローラー GUI によるオンボード クロックの制御 3.5. Power Monitor GUI によるオンボード電源レギュレーターの制御
3.3. ボードの復元を実行する x
3.3.1. ボードシステムの復元 インテル® MAX® 10 デフォルトのファクトリー・イメージ 3.3.2. デフォルトのファクトリー・イメージでボード QSPI フラッシュを復元します。
4. ボード・テスト・システム x
4.1. 開発キットの機能をテストする
4.1. 開発キットの機能をテストする x
4.1.1. Configureメニュー 4.1.2. System Infoタブ 4.1.3. GPIOタブ 4.1.4. XCVRタブ 4.1.5. DDR4タブ 4.1.6. SSS タブ 4.1.7. EEPROM タブ
5. デモ・ボード x
5.1. FPGA を構成し、JTAG によって HPS デバッグ アクセス ポートにアクセスします。 5.2. AS モード (デフォルト モード) で FPGA デバイスを構成します。 5.3. AvST モードで FPGA デバイスを構成する 5.4. ドーターカード
5.4. ドーターカード x
5.4.1. HPS アウト オブ ボックス エクスペリエンス (OOBE) ドーター カード 5.4.2. HPS NANDカード
6. 開発キットのカスタム プロジェクト x
6.1. に SmartVID 設定を追加します インテル® Quartus® Prime QSF ファイル 6.2. ゴールデントップ
A. 開発キットリソース x
A.1. システム管理 A.2. Power A.3. クロック A.4. 汎用ユーザー入出力 A.5. メモリ・インタフェース A.6. 通信インターフェース A.7. ドーターカード
B. 追加情報 x
B.1. 安全性と規制に関する情報 B.2. コンプライアンス情報
B.1. 安全性と規制に関する情報 x
B.1.1. 安全上の警告 B.1.2. 安全上のご注意
1. Overview
2. 使用開始に際して
3. 開発ボードの電源投入
4. ボード・テスト・システム
5. デモ・ボード
6. 開発キットのカスタム プロジェクト
7. Revision History
A. 開発キットリソース
B. 追加情報

6.2. ゴールデントップ

Golden Top プロジェクトをデザインの出発点として使用できます。制約、ピン配置、I/O 規格、方向、および一般的な終端の定義がロードされています。 DDR4 ピン終端設定は含まれていません。詳細については、DDR4 サンプル デザインを参照してください。

レベル 2 の表題