インテルのみ表示可能 — GUID: oxz1567035957034
Ixiasoft
3.1. デフォルト設定
インテル® Agilex™ F シリーズ・トランシーバーSoC開発キットは、キット内のデザイン例をサポートするようにボード スイッチが事前構成された状態で出荷されます。ボードがデフォルト設定で正しく構成されていない可能性があると思われる場合は、先に進む前に、工場出荷時のデフォルト スイッチ設定表の指示に従って工場出荷時の設定に戻してください。
注: X は、下の表の Don't Care を意味します。
| スイッチ | デフォルト・ポジション | デフォルト機能 |
|---|---|---|
| SW1 [1:4] | オン/オフ/オフ/X | 構成モード設定ビット ノーマル・モードのAS |
| SW2 [1:8] | X/X/X/X/X/X/X/X | FPGAユーザ・メモリ |
| SW3 [1:8] | オフ/オフ/X/X/オン/オン/オン/オン | 6:8 - JTAG チェーン設定ビット FPGA SDM と HPS は内部でチェーンされています 1:5 - JTAG スレーブ ノード バイパス制御 FPGA SDM/HPS およびシステム インテル® MAX® 10 JTAGチェーンにある PCIe はバイパスされる |
| SW4 [1:4] | X/オフ/オフ/オフ | UB2/PWR インテル® MAX® 10 ピンストラップの設定 2 - VCCFUSEWR_SDM_FPGA_2.4V レールは 1.8 V に設定されています 3 - レギュレーター U60 ドライブ VCCL_HPS_FPGA_0.9V レール。からのこのレール ソースとして、このディップスイッチ ビットで U60 をオフにします。 VCC_FPGA_VID 4 - LMK05028 はデフォルトでアクティブである |
| SW5 [1:4] | オフ/オフ/X/X | システム インテル® MAX® 10 ピンストラップの設定 1 - 工場ロード = 0 2 - SMA コネクターの代わりに Si549 が Si53311 にクロックを供給する |
| SW6 [1:4] | オフ/オフ/オフ/× | FPGA コア レギュレータの I2Cバスチェーンの設定 1:3 - コア レギュレーターの I2C バスはメイン I2Cバス から分離されている |
| SW8 | OFF | 電源スイッチ |
| SW10 [1:2] | OFF、ON | システム インテル® MAX® 10 ピンストラップの設定 1 - I2C_3.3V_EN デフォルトで高い 2 - CLKCleaner_IO_TSnが低い |