インテル® Agilex™ F シリーズ・トランシーバー SoC 開発キットのユーザー ガイド

ダウンロード PDF
ID 683752
日付 9/30/2022
Public
ドキュメント目次
ドキュメント目次 x
1. Overview 2. 使用開始に際して 3. 開発ボードの電源投入 4. ボード・テスト・システム 5. デモ・ボード 6. 開発キットのカスタム プロジェクト 7. Revision History A. 開発キットリソース B. 追加情報
1. Overview x
1.1. ブロック図 1.2. 特長の概要 1.3. 箱の中身 1.4. 推奨動作条件
2. 使用開始に際して x
2.1. インテル® Quartus® Prime ソフトウェアとドライバーのインストール 2.2. クイック・スタート・ガイド 2.3. デザイン例
3. 開発ボードの電源投入 x
3.1. デフォルト設定 3.2. パワーアップ 3.3. ボードの復元を実行する 3.4. クロック・コントローラー GUI によるオンボード クロックの制御 3.5. Power Monitor GUI によるオンボード電源レギュレーターの制御
3.3. ボードの復元を実行する x
3.3.1. ボードシステムの復元 インテル® MAX® 10 デフォルトのファクトリー・イメージ 3.3.2. デフォルトのファクトリー・イメージでボード QSPI フラッシュを復元します。
4. ボード・テスト・システム x
4.1. 開発キットの機能をテストする
4.1. 開発キットの機能をテストする x
4.1.1. Configureメニュー 4.1.2. System Infoタブ 4.1.3. GPIOタブ 4.1.4. XCVRタブ 4.1.5. DDR4タブ 4.1.6. SSS タブ 4.1.7. EEPROM タブ
5. デモ・ボード x
5.1. FPGA を構成し、JTAG によって HPS デバッグ アクセス ポートにアクセスします。 5.2. AS モード (デフォルト モード) で FPGA デバイスを構成します。 5.3. AvST モードで FPGA デバイスを構成する 5.4. ドーターカード
5.4. ドーターカード x
5.4.1. HPS アウト オブ ボックス エクスペリエンス (OOBE) ドーター カード 5.4.2. HPS NANDカード
6. 開発キットのカスタム プロジェクト x
6.1. に SmartVID 設定を追加します インテル® Quartus® Prime QSF ファイル 6.2. ゴールデントップ
A. 開発キットリソース x
A.1. システム管理 A.2. Power A.3. クロック A.4. 汎用ユーザー入出力 A.5. メモリ・インタフェース A.6. 通信インターフェース A.7. ドーターカード
B. 追加情報 x
B.1. 安全性と規制に関する情報 B.2. コンプライアンス情報
B.1. 安全性と規制に関する情報 x
B.1.1. 安全上の警告 B.1.2. 安全上のご注意
1. Overview
2. 使用開始に際して
3. 開発ボードの電源投入
4. ボード・テスト・システム
5. デモ・ボード
6. 開発キットのカスタム プロジェクト
7. Revision History
A. 開発キットリソース
B. 追加情報

A.4. 汎用ユーザー入出力

表 11.  Intel FPGA FPGA
回路図の信号名 説明
12.5～0/7 USER_LED[0]
12.5～0/7 user_pb[0]
12.5～0/7 1|0|7
12.5～0/9 1|0|9
FPGA_TEST_SCL/SDA/ALERTn ユーザー_SMBUS
表 12.  システム
回路図の信号名 説明
SYSMAX_LED_G0 AvST 構成用の PGM_LED0
SYSMAX_LED_G1 AvST 構成用の PGM_LED1
SYSMAX_LED_G2 AvST 構成用の PGM_LED2
SYSMAX_LED_G3 AvST 構成の MAX_LOAD
SYSMAX_LED_G4 AvST 構成の MAX_CONF_DONE
SYSMAX_LED_Y0 AvST 構成の MAX_ERROR
SYSMAX_LED_Y1 OVERTEMP
SYSMAX_PB0 MAX_RESETN
SYSMAX_PB1 CPU_RESETn
SYSMAX_PB2 HPS_COLD_RESETn
SYSMAX_PB3 RESERVED
SYSMAX_PB4 AvST 構成の PGM_SEL
SYSMAX_PB5 AvST 構成の PGM_CFG
SYSMAX_SW0 FACTORY_LOADn
SYSMAX_SW1

CLKSEL_156M

ON: SI53311_CLKSEL = 0

OFF: SI53311_CLKSEL = 1
1|2|3 user_dipsw
SYSMAX_SW4

I2C_3.3V_BUS_DEBUG_MODEn

PRBS7: i2c_3 + 3v_en + 0

PRBS7: i2c_3 + 3v_en + 1
SYSMAX_SW5

CLKCleaner_IO_DEBUG_MODEn

オン: clkcleaner_io_tsn = 0

オフ: clkcleaner_io_tsn = 1
表 13.  UB2/PWR インテル® MAX® 10
回路図の信号名 説明
PWRMAX_LED_G0 FPGAの電源投入
PWRMAX_LED_G1 システム MAX10 パワーグッド
PWRMAX_LED_R0 電源エラー
PWRMAX_LED_R1 過熱
PWRMAX_PB0 RESERVED
PWRMAX_SW0 RESERVED
PWRMAX_SW1

VCCFUSEWR_SDM_FPGA_2.4V_SETn

オン：2.4V、オフ：1.8V
PWRMAX_SW2

VCCLHPS_FPGA_0.9V_BYPASSn

ON: VCC コアから、OFF: U60 から
PWRMAX_SW3

LMK05028_PDn

ON：電源OFF、OFF：電源ON
PWRMAX_SW4

STBY_MODE0n

ON: パワーデバッグモード 0、OFF: 通常
PWRMAX_SW5

STBY_MODE1n

ON: パワーデバッグモード 1、OFF: 通常
レベル 2 の表題