AN 813: PCI Express* リファレンス・デザインを使用した Arria® 10デバイスの階層的なパーシャル・リコンフィグレーション

ダウンロード PDF
ID 683730
日付 9/24/2018
Public
ドキュメント目次
ドキュメント目次 x
1. PCI Express* リファレンス・デザインを使用した Arria® 10 デバイスの階層的なパーシャル・リコンフィグレーション A. リファレンス・デザイン・ファイル
1. PCI Express* リファレンス・デザインを使用した Arria® 10 デバイスの階層的なパーシャル・リコンフィグレーション x
1.1. リファレンス・デザインの概要 1.2. 使用開始に際して 1.3. リファレンス・デザインのコンポーネント 1.4. リファレンス・デザインのコンパイル 1.5. リファレンス・デザインの検証 1.6. カスタムのペルソナを使用したリファレンス・デザインの拡張 1.7. AN 813: PCI Express* リファレンス・デザインを使用した Arria® 10デバイスの階層的なパーシャル・リコンフィグレーション 改訂履歴
1.1. リファレンス・デザインの概要 x
1.1.1. クロッキング・スキーム 1.1.2. メモリーアドレスのマッピング 1.1.3. フロアプランニング
1.2. 使用開始に際して x
1.2.1. ハードウェアおよびソフトウェア要件 1.2.2. Arria® 10 GX FPGA開発キットのインストール 1.2.3. Linuxドライバーのインストール 1.2.4. リファレンス・デザインの立ち上げ
1.3. リファレンス・デザインのコンポーネント x
1.3.1. BSP Top
1.3.1. BSP Top x
1.3.1.1. PCI Express* IPコア 1.3.1.2. Arria® 10 DDR4外部メモリー・インターフェイスのIPコア 1.3.1.3. デザイントップ
1.3.1.3. デザイントップ x
1.3.1.3.1. グローバル・リセット・ロジック 1.3.1.3.2. PRリージョンラッパー 1.3.1.3.3. 親PRリージョン 1.3.1.3.4. Arria® 10 パーシャル・リコンフィグレーション・コントローラーIPコア 1.3.1.3.5. パーシャル・リコンフィグレーション・ロジック
1.5. リファレンス・デザインの検証 x
1.5.1. program_fpga_jtag 1.5.2. fpga-configure example_host_uio
example_host_uio x
1.5.3.1. アプリケーション例のコンパイル 1.5.3.2. アプリケーション例を使用したデザインのプログラミング
1. PCI Express* リファレンス・デザインを使用した Arria® 10 デバイスの階層的なパーシャル・リコンフィグレーション
A. リファレンス・デザイン・ファイル

1.5.2. fpga-configure

パーシャル・リコンフィグレーションを実行するには、fpga-configureユーティリティーを使用します。このスクリプトは所定のペルソナの.rbfファイルを受け入れます。このスクリプトは次の内容を実行します。
  • デバイスのサブドライバーが存在する場合、それらを削除するためにドライバーと通信します。
  • フリーズをアサート/ディアサートするために fpga-region-controllerスクリプトと通信します。
  • .rbfをパーシャル・リコンフィグレーション・コントローラーIPコアに書き込みます。
  • PRが成功した場合に必要となるサブドライバーが存在する場合、それらを再配置します。
PCIe* を介してパーシャル・リコンフィグレーションを実行するには、次のコマンドを実行してください。 
fpga-configure -p <path-to-rbf> <region_controller_addr>
表 7.   fpga-configureコマンドライン・オプション
オプション 説明
-p

PCIe* プログラミングを介してパーシャル・リコンフィグレーションを実行します。

-d

PCIe* リンクでのAdvanced Error Reporting (AER) をディスエーブルします。AERは通常、 PCIe* リンク上に重大なエラーが存在する場合、それを直接カーネルにレポートします。 PCIe* リンクが完全にディセーブルされている場合、カーネルはシステムをクラッシュさせて応答します。フルチップ・コンフィグレーションは PCIe* リンクを停止させてしまうので、フルチップ・コンフィグレーション実行中はAERレポートをディスエーブルする必要があります。

-e

PCIe* リンクへのAERをイネーブルします。 PCIe* リンクのインテグリティーを確認するには、このオプションをフルチップ・コンフィグレーション後に使用します。

-r

リファレンス・デザイン内のデバッグROMの内容を表示します。デバッグ目的に使用します。
レベル 2 の表題