インテル® Stratix® 10デバイスの低レイテンシー40G Ethernetデザイン例のユーザーガイド

ダウンロード PDF
ID 683718
日付 11/15/2018
Public
ドキュメント目次
ドキュメント目次 x
1. クイック・スタート・ガイド 2. デザイン例の説明 A. インテル® Stratix® 10デバイスの低レイテンシー40G Ethernetデザイン例ユーザーガイドの改訂履歴
1. クイック・スタート・ガイド x
1.1. ディレクトリーの構造 1.2. デザイン例のシミュレーション用コンポーネント 1.3. ハードウェア・デザイン例のコンポーネント 1.4. デザイン例の生成 1.5. インテル Stratix 10 LL 40GbE デザイン例テストベンチのシミュレーション 1.6. ハードウェア・デザイン例のコンパイルとハードウェアのコンフィグレーション 1.7. インテル Stratix 10 LL 40GbE ハードウェア・デザイン例のテスト
2. デザイン例の説明 x
2.1. デザイン例の動作 2.2. デザイン例のインターフェイス信号 2.3. インテル Stratix 10 LL 40GbEデザイン例のレジスター
1. クイック・スタート・ガイド
2. デザイン例の説明
A. インテル® Stratix® 10デバイスの低レイテンシー40G Ethernetデザイン例ユーザーガイドの改訂履歴

1.1. ディレクトリーの構造

図 2. 生成されたデザイン例のディレクトリー構造

ハードウェア・デザイン例のハードウェア・コンフィグレーション・ファイルおよびテストファイルは、 <design_example_dir>/hardware_test_designにあります。シミュレーション・ファイル （シミュレーション専用のテストベンチ） は <design_example_dir>/example_testbenchにあります。コンパイル専用のデザイン例は <design_example_dir>/compilation_test_designにあります。

レベル 2 の表題