インテルのみ表示可能 — GUID: tek1474943154823
Ixiasoft
2. デザイン例の説明
このデザイン例は、IEEE 802.3ba規格CAUI-4仕様に準拠するトランシーバー・インタフェースを備えたインテル Stratix 10 LL 40GbEコアの機能を表します。 インテル Stratix 10 LL 40GbEパラメーター・エディターのExample Designタブからデザインを生成できます。
デザイン例を生成するにはまず、最終製品で生成しようとしているIP コア・バリエーションのパラメーター値を設定する必要があります。デザイン例を生成すると、IP コアのコピーが作成され、このバリエーションをテストベンチとハードウェア・デザイン例ではDUTとして使用します。DUTのパラメーター値と最終製品のパラメーター値が一致するよう設定されていない場合、生成されたデザイン例は意図したIP コアのバリエーションを実行しません。
注: このテストベンチはIP コアの基本的なテストを行うもので、完全な検証環境に代わるものではありません。ご自身でデザインされたインテル Stratix 10 LL 40GbEは、より広範なシミュレーションおよびハードウェアでの検証を行う必要があります。