インテルのみ表示可能 — GUID: gan1543273843609
Ixiasoft
1. Intel Agilex® 7コンフィグレーション・ユーザーガイド
2. Intel Agilex® 7コンフィグレーションの詳細
3. Intel Agilex® 7コンフィグレーション手法
4. デザインにリセットリリース インテル® FPGA IPを含める
5. Remote System Update (RSU)
6. Intel Agilex® 7コンフィグレーション機能
7. Intel Agilex® 7 デバッグガイド
8. Intel Agilex® 7 IPユーザーガイド・アーカイブ
9. Intel Agilex® 7のコンフィグレーション・ユーザーガイドの文書改訂履歴
3.1.1. Avalon® -ST コンフィグレーション・スキーム・ハードウェア・コンポーネントとファイル タイプ
3.1.2. Avalon-ST デバイス・コンフィグレーションの有効化
3.1.3. AVST_READY信号
3.1.4. RBFコンフィグレーション・ファイル・フォーマット
3.1.5. Avalon-STシングル・デバイス・コンフィグレーション
3.1.6. Avalon® -ST コンフィグレーション・スキームのデバッグ・ガイドライン
3.1.7. Avalon® -ST コンフィグレーション・スキームで使用する IP : Intel FPGA パラレル・フラッシュ・ローダ II IP コア
3.2.1. AS コンフィグレーション・スキーム・ハードウェア・コンポーネントとファイルタイプ
3.2.2. ASシングル・デバイス・コンフィグレーション
3.2.3. 複数のシリアル・フラッシュ・デバイスを使用する AS
3.2.4. ASコンフィグレーション・タイミング・パラメーター
3.2.5. スキュー許容ガイドライン
3.2.6. シリアル・フラッシュ・デバイスのプログラミング
3.2.7. シリアル・フラッシュ・メモリーのレイアウト
3.2.8. AS_CLK
3.2.9. アクティブなシリアル・コンフィグレーション・ソフトウェアの設定
3.2.10. インテル® Quartus® Prime プログラミング手順
3.2.11. AS コンフィグレーション・スキームのデバッグ・ガイドライン
インテルのみ表示可能 — GUID: gan1543273843609
Ixiasoft
7.5. SEU について
SEU (Single Event Upset) とは、FPGAの内部メモリーエレメントの状態がまれに意図せぬ変化をすることで、宇宙放射線の影響によって発生します。 この状態変化はソフトエラーであり、FPGAが永久的に破損することはありません。FPGAは、意図せぬメモリー状態になるため、バックグラウンド・スクラビングによって問題が修正されるまでは、誤って動作する可能性があります。
インテル® Quartus® Primeソフトウェアは、SEU またはソフト エラーの影響を検出および修正し、デザインに対する SEU の影響を特徴付けるためのいくつかの機能を提供します。 LSM ファームウェアは、SEU 単一ビットエラーおよび二重隣接ビットエラーの検出と訂正を提供します。 マルチビットエラー、非隣接ビットエラーは検出されますが、訂正できません。 さらに、一部のインテル FPGA には、エラーの検出と修正に役立つ専用の回路が含まれています。
メモリーについて詳しくは、 Intel Agilex 7 SEU Mitigation User Guideを参照してください。