インテルのみ表示可能 — GUID: lyq1477471581535
Ixiasoft
1. Intel Agilex® 7コンフィグレーション・ユーザーガイド
2. Intel Agilex® 7コンフィグレーションの詳細
3. Intel Agilex® 7コンフィグレーション手法
4. デザインにリセットリリース インテル® FPGA IPを含める
5. Remote System Update (RSU)
6. Intel Agilex® 7コンフィグレーション機能
7. Intel Agilex® 7 デバッグガイド
8. Intel Agilex® 7 IPユーザーガイド・アーカイブ
9. Intel Agilex® 7のコンフィグレーション・ユーザーガイドの文書改訂履歴
3.1.1. Avalon® -ST コンフィグレーション・スキーム・ハードウェア・コンポーネントとファイル タイプ
3.1.2. Avalon-ST デバイス・コンフィグレーションの有効化
3.1.3. AVST_READY信号
3.1.4. RBFコンフィグレーション・ファイル・フォーマット
3.1.5. Avalon-STシングル・デバイス・コンフィグレーション
3.1.6. Avalon® -ST コンフィグレーション・スキームのデバッグ・ガイドライン
3.1.7. Avalon® -ST コンフィグレーション・スキームで使用する IP : Intel FPGA パラレル・フラッシュ・ローダ II IP コア
3.2.1. AS コンフィグレーション・スキーム・ハードウェア・コンポーネントとファイルタイプ
3.2.2. ASシングル・デバイス・コンフィグレーション
3.2.3. 複数のシリアル・フラッシュ・デバイスを使用する AS
3.2.4. ASコンフィグレーション・タイミング・パラメーター
3.2.5. スキュー許容ガイドライン
3.2.6. シリアル・フラッシュ・デバイスのプログラミング
3.2.7. シリアル・フラッシュ・メモリーのレイアウト
3.2.8. AS_CLK
3.2.9. アクティブなシリアル・コンフィグレーション・ソフトウェアの設定
3.2.10. インテル® Quartus® Prime プログラミング手順
3.2.11. AS コンフィグレーション・スキームのデバッグ・ガイドライン
インテルのみ表示可能 — GUID: lyq1477471581535
Ixiasoft
3.1.7.3.2. PFL II IPコアとフラッシュアドレスのマッピング
PFL IPコアとフラッシュ・メモリー・デバイス間のアドレス接続は、フラッシュ・メモリー・デバイスのベンダーとデータバス幅によって異なります。
図 29. 8ビットモードのMicron J3フラッシュメモリーPFL IPコアとフラッシュ・メモリー・デバイス間のアドレス接続は同じです。
図 30. 16ビットモードのMicron J3フラッシュメモリーMicron J3、P30、およびP33の16ビット・フラッシュ・メモリーのフラッシュ・メモリー・アドレスは、II IPコアのフラッシュアドレスと比較して1ビット下にシフトします。Micron J3、P30、およびP33フラッシュメモリーのフラッシュアドレスは、ビット0ではなくビット1から始まります。
図 31. 8ビットモードのMicron M28フラッシュ・メモリの8ビットフラッシュのフラッシュ・メモリー・アドレスは、1ビット上にシフトします。PFLPFL Ipコアのアドレスビット0は、フラッシュメモリーのデータピン D15 に接続します。
図 32. 16ビットモードのMicron M28フラッシュ・メモリPFLPFL IPコアとフラッシュ・メモリー・デバイス間のアドレスビット番号は同じです。