インテルのみ表示可能 — GUID: sss1440054261865
Ixiasoft
1. Intel Agilex® 7コンフィグレーション・ユーザーガイド
2. Intel Agilex® 7コンフィグレーションの詳細
3. Intel Agilex® 7コンフィグレーション手法
4. デザインにリセットリリース インテル® FPGA IPを含める
5. Remote System Update (RSU)
6. Intel Agilex® 7コンフィグレーション機能
7. Intel Agilex® 7 デバッグガイド
8. Intel Agilex® 7 IPユーザーガイド・アーカイブ
9. Intel Agilex® 7のコンフィグレーション・ユーザーガイドの文書改訂履歴
3.1.1. Avalon® -ST コンフィグレーション・スキーム・ハードウェア・コンポーネントとファイル タイプ
3.1.2. Avalon-ST デバイス・コンフィグレーションの有効化
3.1.3. AVST_READY信号
3.1.4. RBFコンフィグレーション・ファイル・フォーマット
3.1.5. Avalon-STシングル・デバイス・コンフィグレーション
3.1.6. Avalon® -ST コンフィグレーション・スキームのデバッグ・ガイドライン
3.1.7. Avalon® -ST コンフィグレーション・スキームで使用する IP : Intel FPGA パラレル・フラッシュ・ローダ II IP コア
3.2.1. AS コンフィグレーション・スキーム・ハードウェア・コンポーネントとファイルタイプ
3.2.2. ASシングル・デバイス・コンフィグレーション
3.2.3. 複数のシリアル・フラッシュ・デバイスを使用する AS
3.2.4. ASコンフィグレーション・タイミング・パラメーター
3.2.5. スキュー許容ガイドライン
3.2.6. シリアル・フラッシュ・デバイスのプログラミング
3.2.7. シリアル・フラッシュ・メモリーのレイアウト
3.2.8. AS_CLK
3.2.9. アクティブなシリアル・コンフィグレーション・ソフトウェアの設定
3.2.10. インテル® Quartus® Prime プログラミング手順
3.2.11. AS コンフィグレーション・スキームのデバッグ・ガイドライン
インテルのみ表示可能 — GUID: sss1440054261865
Ixiasoft
2.2. コンフィグレーション・フロー図
このトピックでは、 Intel Agilex® 7 デバイスのコンフィグレーション・フローについて説明します。
図 7. Intel Agilex® 7 FPGA コンフィグレーションの概要
注: デバイスの電源が入っていて、電源が正常であれば、いつでもどの状態からでも JTAG コンフィグレーションを実行できます。 Intel Agilex® 7 デバイスは以前のコンフィグレーションをキャンセルし、JTAG インターフェイスからリコンフィグレーション・データを受け入れます。 nCONFIGはJTAG コンフィギュレーション中は信号を安定状態に保つ必要があります。立ち下がりエッジ nCONFIG 信号は、JTAG コンフィグレーションをキャンセルします。
電源
- Intel Agilex® 7 電源は、 Intel Agilex® 7 Power Management ユーザー ガイドの Intel Agilex® 7デバイスの電源投入シーケンス要件セクションのガイドラインに従っています。
- 電源が正しい動作電圧に達すると、デバイス全体のパワー・オン・リセット (POR) がアサートされます。外部電源ランプは、電源が動作電圧に達するまで、最小ランピング・レートよりも遅くしてはなりません。
- パワーオン段階では、内部回路によりSDM_IO0、SDM_IO8、およびSDM_IO16が内部で Low になります。 内部回路は残りのSDM_IO ピンを弱い High にプルします。
- POR の後、デバイスがユーザーモードに入るまで、内部回路もすべてのGPIOピンを弱いHighにプルします。
- VSIGP_0、VSIGN_0、VSIGP_1、VSIGN_1、およびRREF_SDMピンを除く SDM および HPS バンクのすべての I/O ピンは、デバイスのパワーアップおよびパワーダウン中は不定状態になります。
- I/O ピンの入力信号は、パワーアップ中およびパワーダウン中のどの時点でも、バンクの I/O バッファ電源レールを超えてはなりません。 1.5V VCCIO_PIOでGPIOバンクのピンを使用する場合、ピンの電圧はVCCIO_PIOレールまたは 1.2V のいずれか低い方を超えてはなりません。
SDMのスタートアップ
- SDM は、電源投入中にMSELピンをサンプリングします。
- MSEL が JTAG に設定されている場合、SDM はスタートアップ状態のままです。
- SDM はオンチップ・ブート ROM に保存されているファームウェアを実行し、ホストがnCONFIGをHighに駆動するまでアイドル状態に入ります。すべてのクロックが安定する前に、ホストは nCONFIGをHighに駆動しないでください。
アイドル
- SDM は、nCONFIGピンをLowからHighに駆動して外部ホストをコンフィギュレーションするまで、IDLE 状態を維持します。または、SDM はエラー状態を抜けた後、アイドル状態に入ります。
FPGA コンフィグレーション
- SDM がコンフィグレーション開始要求を受信した後 (nCONFIG = HIGH)、SDM は、 nSTATUS ピンをHighに駆動します。
- コンフィグレーション・データを受信すると、SDM は認証、復号化、および圧縮解除を実行します。
- リコンフィグレーション・フロー:
- リコンフィグレーション後にパワー・オン・リセット (POR) がトリガーされた場合、ブート ROM は POR の終了後にファームウェアをロードします。
- nCONFIGがLowのパルスによってトリガーされるリコンフィグレーションの場合、SDM は更新されたファームウェアをチェックし、既存のファームウェアと比較します。
- 両方のファームウェアが同じである場合、SDM はコンフィグレーション・フローを続行します。
- ファームウェアが異なる場合、SDM はビットストリームに付属するファームウェアに移行します。
- nCONFIG コンフィギュレーション中およびユーザーモードでは、ピンはHighのままです。ホストは、 コンフィグレーション・エラーのために継続的にnSTATUSピン留めします。
- 電源管理アクティビティは、デバイスのコンフィグレーション中に進行中です。詳細については、 Intel Agilex® 7 電源管理ユーザーガイドを参照してください。
- SDM は、 CONF_DONE フル ビットストリームを正常に受信した後、ピンをHighに駆動します。
- CONF_DONE ピンは、ビットストリーム転送が成功したことを外部ホストに通知します。
失敗のFPGAコンフィギュレーション
- nSTATUS ピンで上の低いパルスはコンフィグレーション・エラーを示します。
- 内部デバイス ワイプが発生した後、リコンフィグレーションが必要なエラーが発生します。
- エラーを示すLowパルスの後、コンフィグレーションが停止します。 nSTATUS ピンはHighのままです。
- エラーの後、外部ホストがnCONFIGをLowに駆動した後、SDM はnSTATUSをLowに駆動します。
- デバイスはアイドル状態に入ります。nSTATUSピンは初期設定前のLow状態に回復します。
ユーザーモード
- SDM は内部レジスターを初期化した後、INIT_DONEピンを High に駆動し、GPIO ピンを高インピーダンス状態から解放します。 デバイスはユーザーモードに入ります。CONF_DONEがアサートされた後、INIT_DONE がアサートされる前に、デバイスの一部がユーザーモードに入り始めます。INIT_DONEのアサーションは、デバイス全体がユーザーモードに入ったことを示します。Intelでは、デザインにリセットリリースを含める必要があります。 Reset Release インテル® FPGA IPのnINIT_DONE出力を使用して、FPGA ファブリック全体がユーザー モードになるまでアプリケーション・ロジックをリセット状態に保持します。この IP をデザインに含めないと、アプリケーション・ロジックに断続的な障害が発生する可能性があります。
- nCONFIG ピンはユーザーモードでHighのままにする必要があります。
-
nCONFIGピンを Low から High に駆動することでデバイスをリコンフィギュレーションできます。
デバイスのクリーン
- Device Clean 状態では、デザインは機能を停止します。
- デバイスのクリーニングは、すべてのコンフィグレーション・データをゼロにします。
- Intel Agilex® 7デバイスはCONF_DONEとINIT_DONEを Low に駆動します。
- SDM は、 nSTATUS デバイスのクリーニングが完了するとピンがLowに駆動します。