インテルのみ表示可能 — GUID: bjj1534517451738
Ixiasoft
インテルのみ表示可能 — GUID: bjj1534517451738
Ixiasoft
2.4. HPS、トランシーバーの追加クロック要件
FPGA コンフィグレーション
構成の失敗を避けるために、 Intel Agilex® 7 デバイスには、トランシーバー、HPS EMIF IP、およびすべての E タイルバリアント用の追加クロックが必要です。コンフィギュレーションを開始する前に、これらのブロックにフリーランニングの安定したリファレンス・クロックを提供する必要があります。クロック周波数は、コンフィギュレーション中に インテル® Quartus® Primeソフトウェアで指定された周波数設定と一致する必要があります。 この基準クロックは、OSC_CLK_1の要件で説明されている内部または外部発振器のコンフィギュレーション・クロック要件に追加されます。
- HPS リファレンス・クロック: HPS_OSC_CLK(HPS が有効な場合) 3
- HPS EMIF: pll_ref_clk
- E-tile トランシーバー: REFCLK_GXE
インテル® Quartus® Primeプロ・エディション ソフトウェアを使用すると、FPGA をコンフィグレーションする前に HPS をコンフィグレーションできます。このオプションを有効にするには、Assignments > Device > Device and Pin Options > Configuration > HPS/FPGA Configuration orderダイアログボックスでのHPS Firstを選択します。
HPSファーストのコンフィグレーション
- HPS 基準クロック: HPS_OSC_CLK
- HPS EMIF (使用時): pll_ref_clk
- E タイルのトランシーバー: REFCLK_GXE
FPGA コンフィグレーション で指定された残りのクロックは フェーズ 2 コンフィギュレーションとも呼ばれる FPGA コア・ロジック・コンフィギュレーションの前に完全に動作する必要があります。