MAX 10 FPGA開発キット・ユーザー・ガイド

ダウンロード PDF
ID 683460
日付 11/06/2015
Public
ドキュメント目次
ドキュメント目次 x
1. このボードについて 2. 使用開始に際して 3. ボード・テスト・システム 4. ボード・コンポーネント A. 追加情報
1. このボードについて x
1.1. 概要 1.2. ボードの取り扱い
2. 使用開始に際して x
2.1. Quartus IIウェブ・エディション・ソフトウェア 2.2. 開発キットのインストール 2.3. USB-Blasterドライバのインストール 2.4. ボード・アップデート・ポータル
3. ボード・テスト・システム x
3.1. Configureメニューの使用 3.2. System Infoタブ 3.3. GPIOタブ 3.4. Flashタブ 3.5. HSMCタブ 3.6. DDR3タブ 3.7. ADCタブ 3.8. HDMIタブ 3.9. Sleep Modeタブ 3.10. パワー・モニタ 3.11. クロック・コントロール
4. ボード・コンポーネント x
4.1. このボードについて 4.2. 主要なデバイス 4.3. コンフィギュレーション 4.4. ステータス・エレメント 4.5. 設定エレメント 4.6. 汎用ユーザー入出力 4.7. クロック回路 4.8. コンポーネントとインタフェース 4.9. メモリ 4.10. 電源分配システム
4.3. コンフィギュレーション x
4.3.1. Quartus II Programmerの使用 4.3.2. 内部コンフィギュレーション手法の選択 4.3.3. スイッチおよびジャンパの設定
4.7. クロック回路 x
4.7.1. オンボード・オシレータ 4.7.2. オフボード・クロック入出力
4.8. コンポーネントとインタフェース x
4.8.1. 10/100/1000イーサネットPHY 4.8.2. デジタル-アナログ・コンバータ 4.8.3. HDMIビデオ出力 4.8.4. HSMC 4.8.5. Pmodコネクタ 4.8.6. USB - UART変換器
4.9. メモリ x
4.9.1. DDR3リビジョンB ボード 4.9.2. DDR3リビジョンCボード 4.9.3. フラッシュ
A. 追加情報 x
A.1. ボードおよびユーザー・ガイドの改訂履歴 A.2. コンプライアンスと適合に関して
A.2. コンプライアンスと適合に関して x
A.2.1. CE EMI適合への注意
1. このボードについて
2. 使用開始に際して
3. ボード・テスト・システム
4. ボード・コンポーネント
A. 追加情報

4.7.2. オフボード・クロック入出力

開発ボードは、ボード上で駆動できるクロック入出力を備えています。出力クロックは、FPGAデバイスの仕様に応じて異なるレベルとI/O規格にプログラミング可能です。

表 15.  オフボード・クロック入力
ソース 回路図の信号名 I/O規格 MAX 10 FPGAピン番号 概要
HSMC HSMC_CLK_IN_N1 2.5 V AB21 装着されたHSMCケーブルまたはボードからのLVDS入力
HSMC HSMC_CLK_IN_P1 2.5 V AA20 装着されたHSMCケーブルまたはボードからのLVDS入力
HSMC HSMC_CLK_IN_N2 2.5 V V9 装着されたHSMCケーブルまたはボードからのLVDS入力
HSMC HSMC_CLK_IN_P2 2.5 V V10 装着されたHSMCケーブルまたはボードからのLVDS入力
HSMC HSMC_CLK_IN0 2.5 V N4 装着されたHSMCケーブルまたはボードからのシングル・エンド入力
表 16.  オフボード・クロック出力
ソース 回路図の信号名 I/O規格 MAX 10 FPGAピン番号 概要
HSMC HSMC_CLK_OUT_N1 2.5 V R13 LVDS出力
HSMC HSMC_CLK_OUT_P1 2.5 V P13 LVDS出力
HSMC HSMC_CLK_OUT_N2 2.5 V V14 LVDS出力
HSMC HSMC_CLK_OUT_P2 2.5 V W15 LVDS出力
HSMC HSMC_CLK_OUT0 2.5 V AA13 FPGA CMOS出力（またはGPIO）
レベル 2 の表題