4.9.3. フラッシュ
MAX 10 FPGA開発キットは、512 Mb（メガ・ビット）のQSPIフラッシュ・メモリを備えています。アルテラGeneric QUAD SPIコントローラ・コアは、ボード・テスト・システム（BTS）インストーラのリファレンス・デザインでQSPIフラッシュの消去、読み出し、書き込みを行います。
QSPIフラッシュのプログラミングにパラレル・フラッシュ・ローダ（PFL）を使用する場合には、デバイスをコンフィギュレーションするために.pof（Programmer Object file）を生成する必要があります。
.pofファイルを生成するには、以下のステップを実行します。
- 以下の設定を含む、バイト・オーダーのQuartus.iniファイルを作成します。
PGMIO_SWAP_HEX_BYTE_DATA=ON
- .iniファイルをプロジェクトのルート・ディレクトリにコピーし、Quartusでプロジェクトを開きます。
- Convert Programming Filesツールを開き、.pofファイルを生成します。
| ブロック概要 | サイズ（KB） | アドレス・レンジ |
|---|---|---|
| ボード・テスト・システム・スクラッチ | 512 | 0x03F8.0000 – 0x03FF.FFFF |
| ユーザー・ソフトウェア | 56640 | 0x0083.0000 – 0x03F7.FFFF |
| ファクトリ・ソフトウェア | 4096 | 0x0043.0000 – 0x0082.FFFF |
| Zip（html、ウェブ・コンテンツ） | 4096 | 0x0003.0000 – 0x0042.FFFF |
| ボード情報 | 64 | 0x0002.0000 – 0x0002.FFFF |
| イーサネット・オプション・ビット | 64 | 0x0001.0000 – 0x0001.FFFF |
| ユーザー・デザイン・リセット・ベクタ | 64 | 0x0000.0000 – 0x0000.FFFF |
| ボード・リファレンス（U7） | 回路図の信号名 | MAX 10 FPGAピン番号 | I/O規格 | 概要 |
|---|---|---|---|---|
| U7.7 | QSPI_CSn | C2 | 3.3V | チップ選択 |
| U7.16 | QSPI_CLK | B2 | 3.3V | クロック |
| U7.3 | QSPI_RESETN | W12 (MAX II) | 3.3V | リセット |
| U7.15 | QSPI_IO0 | C6 | 3.3V | アドレス・バス |
| U7.8 | QSPI_IO1 | C3 | 3.3V | アドレス・バス |
| U7.9 | QSPI_IO2 | C5 | 3.3V | アドレス・バス |
| U7.1 | QSPI_IO3 | B1 | 3.3V | アドレス・バス |