インテル® FPGA Power and Thermal Calculatorユーザーガイド

ダウンロード PDF
ID 683445
日付 4/01/2024
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® FPGA Power and Thermal Calculatorの概要 2. インテル® FPGA Power and Thermal Calculatorでの消費電力の見積もり 3. インテル® FPGA Power and Thermal Calculatorのグラフィカル・ユーザー・インターフェイス 4. インテル® FPGA Power and Thermal Calculatorのページ 5. インテル® FPGA PTCの精度に影響する要素 6. インテル® FPGA Power and Thermal Calculatorユーザーガイドのアーカイブ 7. インテル® FPGA Power and Thermal Calculatorユーザーガイド改訂履歴 A. 静的消費電力の測定
1. インテル® FPGA Power and Thermal Calculatorの概要 x
1.1. インテルFPGA Power and Thermal Calculatorの入手方法 1.2. インテル® FPGA PTC電力モデルのステータス 1.3. このドキュメントで使用されている消費電力に関する用語の定義
2. インテル® FPGA Power and Thermal Calculatorでの消費電力の見積もり x
2.1. FPGAの設計開始前における消費電力の見積もり 2.2. FPGAデザイン作成中の消費電力の見積もり 2.3. FPGAデザイン完成後の消費電力の見積もり 2.4. デュアルコア・デバイスに向けた消費電力の見積もり
2.2. FPGAデザイン作成中の消費電力の見積もり x
2.2.1. Quartus® Prime Power Analyzerで生成された .qptc ファイルをインポートする場合
3. インテル® FPGA Power and Thermal Calculatorのグラフィカル・ユーザー・インターフェイス x
3.1. インテル® FPGA PTCのSelect Familyダイアログボックス 3.2. インテル® FPGA PTCの主なGUIコンポーネント 3.3. インテル® FPGA PTC - IP Wizard 3.4. インテル® FPGA PTCの検索可能なドロップダウン・リスト 3.5. データ入力ページからの行の削除 3.6. Findダイアログボックスでのリソースの検索
3.2. インテル® FPGA PTCの主なGUIコンポーネント x
3.2.1. インテル® FPGA PTCのデータ入力ページ 3.2.2. インテル® FPGA PTCのデザイン階層 3.2.3. インテル® FPGA PTCにおけるIPの消費電力の概要 3.2.4. インテル® FPGA PTCのフィールドタイプ 3.2.5. インテル® FPGA PTCのデータ入力エラーメッセージ
3.2.2. インテル® FPGA PTCのデザイン階層 x
3.2.2.1. インテル® FPGA Power and Thermal Calculatorでのデザイン階層の使用 3.2.2.2. インテル® FPGA PTCへの階層情報の入力 3.2.2.3. インテル® FPGA PTCにおける階層のエクスポート、インポート、複製、名前変更、および削除 3.2.2.4. インテルFPGA PTCでの階層の一括編集
3.2.4. インテル® FPGA PTCのフィールドタイプ x
3.2.4.1. インテル® FPGA PTCの入力フィールドの依存関係
4. インテル® FPGA Power and Thermal Calculatorのページ x
4.1. インテル® FPGA PTC - Power Summary/Navigation 4.2. インテル® FPGA PTC - 共通のページ要素 4.3. インテル® FPGA PTC - Mainページ 4.4. インテル® FPGA PTC - Logicページ 4.5. インテル® FPGA PTC - RAMページ 4.6. インテル® FPGA PTC - DSPページ 4.7. インテル® FPGA PTC - Clockページ 4.8. インテル® FPGA PTC - PLLページ 4.9. インテル® FPGA PTC - I/Oページ 4.10. インテル® FPGA PTC - Transceiverページ 4.11. インテル® FPGA PTC - HPSページ 4.12. インテル® FPGA PTC - Cryptoページ 4.13. インテル FPGA PTC - NOCページ 4.14. インテル® FPGA PTC - HBMページ 4.15. インテル® FPGA PTC - Thermalページ 4.16. インテル® FPGA PTC - Reportページ
4.3. インテル® FPGA PTC - Mainページ x
4.3.1. インテル® FPGA PTC - Device SelectionウィンドウとThermal Analysisウィンドウ
4.10. インテル® FPGA PTC - Transceiverページ x
4.10.1. インテルPower and Thermal CalculatorでのEタイルチャネルのPLL消費電力の見積もり
5. インテル® FPGA PTCの精度に影響する要素 x
5.1. トグルレート 5.2. I/Oバンクの割り当て
1. インテル® FPGA Power and Thermal Calculatorの概要
2. インテル® FPGA Power and Thermal Calculatorでの消費電力の見積もり
3. インテル® FPGA Power and Thermal Calculatorのグラフィカル・ユーザー・インターフェイス
4. インテル® FPGA Power and Thermal Calculatorのページ
5. インテル® FPGA PTCの精度に影響する要素
6. インテル® FPGA Power and Thermal Calculatorユーザーガイドのアーカイブ
7. インテル® FPGA Power and Thermal Calculatorユーザーガイド改訂履歴
A. 静的消費電力の測定

4.10. インテル® FPGA PTC - Transceiverページ

インテル® FPGA Power and Thermal Calculator (PTC) の Transceiver データ入力ページでは、デザイン内のすべてのモジュールのトランシーバー・リソースとその設定を入力することができます。 このページには、トランシーバーI/Oピンの消費電力が含まれます。
表 20.  Transceiverページの一般設定
入力パラメーター 詳細
Total Thermal Power (W) このページのすべてのモジュールで消費される総電力です (ワット)。
Treatment of unused transceivers ( Agilex™ FPGAポートフォリオ・デザインのみ) Agilex™ FPGAポートフォリオ・デバイスのデザインにおいて、未使用のトランシーバー、または未使用のチャネルを備える使用トランシーバーの処理方法を指定します。次のオプションが利用可能です。
  • Power Down Unused Transceivers - 未使用トランシーバーの電源レールは0Vに設定されます。PタイルおよびEタイルのデバイスには適用されません。
  • Power Up Unused Transceivers - 未使用トランシーバーの電源レールは0以外の電圧に設定されます。
  • Preserve Unused Channels on Used and Unused Transceivers - 未使用トランシーバーの電源レールは0以外の電圧に設定され、トランシーバーの未使用のPMAレーンはすべて保持されます。Preserve Unused Channels on Used and Unused Transceivers を選択すると、タイルでの動作は、次のグローバル .qsf 割り当てを使用する場合と同じになります。
    set_global_assignment -name PRESERVE_UNUSED_XCVR_CHANNEL ON
Treatment of Unused HSSI Dies ( Stratix® 10デザインのみ)

Stratix® 10デバイスでは、HSSIダイでトランシーバー・チャネルまたはPLLが使用されていない場合は、ダイの電源を切断する、もしくは投入したままにすることができます。電源が供給されている未使用ダイの電圧を選択することで、静的消費電力を最小限に抑える、もしくは必要な電源電圧数を最小限に抑えることができます。

例えば、アクティブな H タイル・トランシーバー・チャネルでVCCR_GXB = 1.12Vを使用している場合に、Minimize Leakage を選択すると、電力が供給される未使用のHタイルダイでは、サポートされている最低電圧の VCCR_GXB = 1.03V を使用すると想定されます。よって、リークが最小限に抑えられます。

Minimize Number of Supply Voltages を選択すると、電力が供給される未使用のバンクでは、アクティブなチャネルで使用される電圧の VCCR_GXB = 1.12V を使用すると想定されます。よって、VCCR_GXBでの1.03V電源の必要性がなくなります。

インテル FPGA PTCは、XCVR ページの XCVR Die ID、Starting Channel Location、および # of Channels 列の情報を PLL ページの # PLL Blocks と XCVR Die ID 列の情報とともに使用し、ダイがアクティブに使用されているかを判断します。この設定は、EタイルまたはPタイルのトランシーバーには適用されません。これらのトランシーバー・ダイの電源を切断することはできません。

図 47.  インテル® FPGA PTCのTransceiverページ ( Stratix® 10デザイン専用)


Transceiverページの各行は、個別のトランシーバー・ドメインを表します。各トランシーバー・ドメインに次のパラメーターを入力します。

表 21.  Transceiverページの情報 ( Stratix® 10デザイン専用)
列の見出し 詳細
Entity Name エンティティー名を指定します。これはオプションの値です。
Full Hierarchy Name このエントリーに関連する階層パスを指定します。この入力はオプションです。階層レベルを入力する際は、パイプ文字 (|) で階層レベルを表します。
Tile

トランシーバー・チャネルが配置されているトランシーバー・ダイのタイプを指定します。一部のデバイスには、複数のタイプのトランシーバー・ダイが含まれている場合があります。

このフィールドは、Main ページで選択するデバイスオプションに応じて変化します。

XCVR Die ID この行のトランシーバー・チャネルが配置されているトランシーバー・ダイを指定します。
Protocol Mode PCS、HIP、および PCIEブロックが動作するモードを指定します。このモードは、XCVRタイルと、この行のチャネルが実装する通信プロトコルまたは標準によって異なります。
Operation Mode

ハードウェアが全二重トランシーバー・モード (レシーバーとトランスミッター)、レシーバー専用モード、またはトランスミッター専用モードのいずれにコンフィグレーションされているかを指定します。許可される値は、選択しているタイルとプロトコルモードによって異なります。
Modulation Mode トランシーバー・チャネルのデータ変調モードを指定します。このフィールドは、Eタイル・トランシーバーにのみ適用されます。High Data Rate PAM4 をこのフィールドに選択すると、2つの物理チャネルがペアになり1つの論理チャネルを表します。# of Channels を指定する際は、物理チャネル数 (つまり2の倍数) を入力します。
Starting Channel Location この行で指定されているチャネルのダイ内の開始位置を指定します。例えば、特定の行に3つのチャネルが含まれており、開始位置が12に指定されている場合、チャネルは位置 12、13、および 14にあると想定されます。位置0は、トランシーバー・ダイの一番下のチャネルを表します。
# of PMAs

このトランシーバー・ドメインで使用される物理メディア・アタッチメント (PMA) の数を指定します。各行は1つのトランシーバー・ドメインを表します。これらのPMAは1つのトランシーバー・バンク、または複数の隣接トランシーバー・バンクにグループ化され、1つまたは複数の共通トランスミッターPLLによってクロックが提供されます。Eタイル・トランシーバーでは、選択している変調モードが High Data Rate PAM4 の場合、2つの物理チャネルを入力して1つの論理チャネルを表します。これは、 Agilex™ 7デバイスにのみ該当します。

Fタイル・トランシーバーの場合

  • デジタル/アナログ・インターフェイス幅が40未満のPMAではそれぞれ、1つのストリームを使用します。
  • デジタル/アナログ・インターフェイス幅が60のPMAではそれぞれ、2つのストリームを使用します。
  • デジタル/アナログ・インターフェイス幅が128のPMAではそれぞれ、4つのストリームを使用します。

PMAとストリームの詳細に関しては、FタイルのアーキテクチャーとPMAおよびFEC Direct PHY IPのユーザーガイドを参照してください。

# of Channels

このトランシーバー・ドメインで使用されるチャネル数を指定します。各行は1つのトランシーバー・ドメインを表します。これらのチャネルは、1つのトランシーバー・バンクまたは複数の隣接トランシーバー・バンクにグループ化され、1つまたは複数の共通トランスミッターPLLによってクロックが提供されます。Eタイル・トランシーバーでは、選択している変調モードが High Data Rate PAM4 の場合、2つの物理チャネルを入力して1つの論理チャネルを表します。これは、 Stratix® 10デバイスにのみ該当します。

Digital/Analog Interface Width

PCSとPMA間のパラレル・データ・バスの幅を指定します。

EタイルのPMA Directの場合、FPGA FIFOでインターフェイスを拡張する場合でも、PMAのパラレル・データ幅に設定します。例えば、25GbpsのPMA Directの場合は通常、この値を32に設定します。FECまたはEHIPを使用する場合は、NRZモードではこの値を32、PAM4モードでは64に設定します。
Data Rate (Mbps) トランシーバーのデータレートを指定します (Mbps)。許可される値は、選択しているプロトコルモードとデバイスによって異なります。
PLD Clock Frequency (MHz) PLDクロックの周波数を指定します。これは、Pタイル・トランシーバーで、選択しているプロトコルがPCIe gen4の場合にのみ適用されます。
Power Mode

Eタイル・トランシーバーは、Normal Power ModeまたはLow Power Modeのいずれかで動作することができます。

ボードの設計では最大の電力条件を考慮する必要があるため、熱解析およびレギュレーターのサイズ調整には、Eタイル・トランシーバーをNormal Power Modeに設定する必要があります。トランシーバーをNormal Power ModeからLow Power Modeに切り替える方法に関しては、Eタイル・トランシーバーPHYユーザーガイドを参照してください。

FEC 前方誤り訂正 (FEC) の設定を指定します。このフィールドは、Eタイルのトランシーバーにのみ適用されます。
EHIP イーサネット・ハードIPプロトコルを指定します。このフィールドは、EタイルおよびFタイルのトランシーバーにのみ適用されます。
Digital Frequency (MHz) トランシーバーのデジタル部分 (FECおよびEHIPを含む) が動作するデジタル周波数を指定します。このフィールドは、Eタイル・トランシーバーにのみ適用されます。
# Refclks 使用するリファレンス・クロックの数を指定します。このタイルの別のインターフェイスで同じリファレンス・クロックを使用しており、このクロックを別の行にすでに入力している場合は、この行に0を入力して二重カウントを防ぎます。このフィールドは、Eタイルのトランシーバーにのみ適用されます。
Refclk Frequency (MHz) リファレンス・クロックの周波数を指定します。このフィールドは、EタイルおよびFタイルのトランシーバーにのみ適用されます。
Application

アプリケーション・タイプを指定します。これにより、高度なチャネルオプションの値が決まります。Customを選択し、現在の行で高度なチャネルオプションの手動編集ができるようにします。このフィールドは、LタイルおよびHタイルのトランシーバーにのみ適用されます。
VCCR_GXB and VCCT_GXB Voltage VCCR_GXB と VCCT_GXB レールの電圧を指定します。許可される値は、選択しているデバイスとデータレートによって異なります。このフィールドは、LタイルおよびHタイルのトランシーバーにのみ適用されます。
VOD Setting トランスミッター・チャネルのPMAの出力差動電圧 (VOD) の設定です。この設定を有効にするには、Application 列で Custom を選択します。このフィールドは、LタイルおよびHタイルのトランシーバーにのみ適用されます。
VOD Voltage トランスミッター・チャネルのPMAの出力差動電圧 (VOD) です (mV)。この電圧は、VOD の設定と VCCT_GXB の電圧によって異なります。このフィールドは、LタイルおよびHタイルのトランシーバーにのみ適用されます。
First Pre-Tap トランスミッター・チャネルのPMAで使用するプリエンファシス設定を指定します。タップ値が0の場合はオフに設定します。それ以外の場合はオンに設定します。プリエンファシス設定がオンに設定されている場合、消費電力はそれぞれのタップの大きさや符号 (正または負) によって変化することはありません。これらの設定を有効にするには、Application 列で Custom を選択します。
First Post-Tap
DFE DFE (判定帰還型イコライザー) のモードを指定します。許可される値は、選択しているデータレートによって異なります。この設定を有効にするには、Application 列で Custom を選択します。このフィールドは、LタイルおよびHタイルのトランシーバーにのみ適用されます。
Adaptation アダプテーション機能を使用するかを指定します。チャネルでCTLE適応またはDFE適応のいずれかを使用する場合は、このオプションを有効にする必要があります。この設定を有効にするには、Application 列で Custom を選択します。このフィールドは、LタイルおよびHタイルのトランシーバーにのみ適用されます。
Transmitter High-Speed Compensation 電源供給ネットワーク (PDN) によるシンボル間干渉 (ISI) 補正をTXドライバーで有効にするかを指定します。この設定を有効にするには、Application 列で Custom を選択します。このフィールドは、LタイルおよびHタイルのトランシーバーにのみ適用されます。
User Comments 任意のコメントを入力します。この入力はオプションです。
図 48.  インテル® FPGA PTCのTransceiverページ ( Agilex™ FPGAポートフォリオ・デザイン専用)


Transceiverページの各行は、個別のトランシーバー・ドメインを表します。各トランシーバー・ドメインに次のパラメーターを入力します。

表 22.  Transceiverページの情報 ( Agilex™ デザイン専用)
列の見出し 詳細
Entity Name エンティティー名を指定します。これはオプションの値です。
Full Hierarchy Name このエントリーに関連する階層パスを指定します。この入力はオプションです。階層レベルを入力する際は、パイプ文字 (|) で階層レベルを表します。
トランシーバー・タイプ

トランシーバー・チャネルが配置されているトランシーバーのタイプを指定します。一部のデバイスには、複数のタイプのトランシーバーが含まれている場合があります。

このフィールドは、Main ページで選択するデバイスオプションに応じて変化します。

Transceiver ID この行のトランシーバー・チャネルが配置されているトランシーバーを指定します。最初のインデックスは下 (0)、中央 (1)、または上 (2) を示し、2番目のインデックスは右 (0) または左 (1) を示します。これは、パッケージ上面図で、ピンA1を左上にしている場合の位置です。例えば、HSSI_0_0 はパッケージの右下、HSSI_2_1 は左上に配置されています。
Protocol Mode PCS、HIP、およびUPIブロックが動作するモードを指定します。このモードは、トランシーバーと、この行のチャネルが実装する通信プロトコルまたは標準によって異なります。
Operation Mode

ハードウェアが全二重トランシーバー・モード (レシーバーとトランスミッター)、レシーバー専用モード、またはトランスミッター専用モードのいずれにコンフィグレーションされているかを指定します。許可される値は、選択しているトランシーバー・タイプとプロトコルモードによって異なります。
Modulation Mode トランシーバー・チャネルのデータ変調モードを指定します。

High Data Rate PAM4 をこのフィールドに選択すると、2つの物理チャネルがペアになり1つの論理チャネルを表します。チャネル数を指定する際は、物理チャネル数 (つまり2の倍数) を入力します。

このフィールドは、EタイルおよびFタイルのトランシーバーにのみ適用されます。
Starting Channel Location この行で指定されているチャネルのトランシーバー内の開始位置を指定します。例えば、特定の行に3つのチャネルが含まれており、開始位置が12に指定されている場合、チャネルは位置12、13、および14にあると想定されます。位置0は、トランシーバーの一番下のチャネルを表します。
# of PMAs

このトランシーバー・ドメインで使用される物理メディア・アタッチメント (PMA) の数を指定します。各行は1つのトランシーバー・ドメインを表します。これらのPMAは1つのトランシーバー・バンク、または複数の隣接トランシーバー・バンクにグループ化され、1つまたは複数の共通トランスミッターPLLによってクロックが提供されます。

Eタイル・トランシーバーでは、選択している変調モードが High Data Rate PAM4 の場合、2つの物理チャネルを入力して1つの論理チャネルを表します。

Fタイル・トランシーバーの場合

  • PCS/PMAインターフェイス幅が40未満のPMAではそれぞれ、1つのストリームを使用します。
  • PCS/PMAインターフェイス幅が64のPMAではそれぞれ、2つのストリームを使用します。
  • PCS/PMAインターフェイス幅が128のPMAではそれぞれ、4つのストリームを使用します。

PMAとストリームの詳細に関しては、FタイルのアーキテクチャーとPMAおよびFEC Direct PHY IPのユーザーガイドを参照してください。

Digital/Analog Interface Width

PCSとPMA間のパラレル・データ・バスの幅を指定します。

Eタイル、Fタイル、およびGTSトランシーバーのPMA Directでは、FPGA FIFOでインターフェイスを拡張する場合でも、PMAのパラレルデータ幅に設定します。例えば、25GbpsのPMA Directの場合は通常、この値を32に設定します。FECまたはEHIPを使用する場合は、NRZモードではこの値を32、PAM4モードでは64に設定します。
Data Rate (Mbps) トランシーバーのデータレートを指定します (Mbps)。許可される値は、選択しているプロトコルモードとデバイスによって異なります。
PLD Clock Frequency (MHz) PLDクロックの周波数を指定します。これは、Pタイル・トランシーバーで、選択しているプロトコルがPCIe gen4の場合にのみ適用されます。
Power Mode

Eタイル・トランシーバーは、Normal Power ModeまたはLow Power Modeのいずれかで動作することができます。

ボードの設計では最大の電力条件を考慮する必要があるため、熱解析およびレギュレーターのサイズ調整には、Eタイル・トランシーバーをNormal Power Modeに設定する必要があります。トランシーバーをNormal Power ModeからLow Power Modeに切り替える方法に関しては、Eタイル・トランシーバーPHYユーザーガイドを参照してください。

FEC 前方誤り訂正 (FEC) の設定を指定します。このフィールドは、Eタイル、Fタイル、およびGTSのトランシーバーにのみ適用されます。
EHIP イーサネット・ハードIPプロトコルを指定します。このフィールドは、Eタイル、Fタイル、およびGTSのトランシーバーにのみ適用されます。
RX Adaptation RX自動アダプテーションを有効にする必要があるかを指定します。
Digital Frequency (MHz) トランシーバーのデジタル部分 (FECおよびEHIPを含む) が動作するデジタル周波数を指定します (Mhz)。

この値は通常、データレート (Mbps) を、Eタイルの場合は64、FタイルとGTSトランシーバーの場合は32で割った値に等しくなります。例えば、データレートが25781.25Mbpsの場合、一般的なデジタル周波数は、Eタイルの場合は402.8MHz (25781.25/64 = 402.8)、FタイルとGTSトランシーバーの場合は805.7MHz (25781.25/32 = 805.7) です。

この周波数には最小要件があります。Eタイルの場合はデータレート (Mbps) を 2 * PCS/PMAインターフェイス幅で割った値、FタイルとGTSトランシーバーの場合はデータレート (Mbps) をPCS/PMAインターフェイス幅で割った値です。例えば、データレートが25781.25Mbps、インターフェイス幅が64の場合、最小デジタル周波数は、Eタイルの場合は201.4MHz (25781.25/(2*64) = 201.4)、FタイルおよびGTSトランシーバーの場合は402.8MHz (25781.25/64 = 402.8) となります。

# Refclks 使用するリファレンス・クロックの数を指定します。このトランシーバーの別のインターフェイスで同じリファレンス・クロックを使用しており、このクロックを別の行にすでに入力している場合は、この行に0を入力して二重カウントを防ぎます。
Refclk Frequency (MHz) リファレンス・クロックの周波数を指定します。このフィールドは、EタイルおよびFタイルのトランシーバーにのみ適用されます。
User Comments 任意のコメントを入力します。この入力はオプションです。

サポートされているデバイスファミリーのトランシーバー・アーキテクチャーの詳細に関しては、 Agilex™ FPGAポートフォリオ・デバイスの該当するトランシーバーPHYユーザーガイドを参照してください。


セクションの内容
インテルPower and Thermal CalculatorでのEタイルチャネルのPLL消費電力の見積もり

関連情報
レベル 2 の表題