インテル® FPGA Power and Thermal Calculatorユーザーガイド

ダウンロード PDF
ID 683445
日付 4/01/2024
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® FPGA Power and Thermal Calculatorの概要 2. インテル® FPGA Power and Thermal Calculatorでの消費電力の見積もり 3. インテル® FPGA Power and Thermal Calculatorのグラフィカル・ユーザー・インターフェイス 4. インテル® FPGA Power and Thermal Calculatorのページ 5. インテル® FPGA PTCの精度に影響する要素 6. インテル® FPGA Power and Thermal Calculatorユーザーガイドのアーカイブ 7. インテル® FPGA Power and Thermal Calculatorユーザーガイド改訂履歴 A. 静的消費電力の測定
1. インテル® FPGA Power and Thermal Calculatorの概要 x
1.1. インテルFPGA Power and Thermal Calculatorの入手方法 1.2. インテル® FPGA PTC電力モデルのステータス 1.3. このドキュメントで使用されている消費電力に関する用語の定義
2. インテル® FPGA Power and Thermal Calculatorでの消費電力の見積もり x
2.1. FPGAの設計開始前における消費電力の見積もり 2.2. FPGAデザイン作成中の消費電力の見積もり 2.3. FPGAデザイン完成後の消費電力の見積もり 2.4. デュアルコア・デバイスに向けた消費電力の見積もり
2.2. FPGAデザイン作成中の消費電力の見積もり x
2.2.1. Quartus® Prime Power Analyzerで生成された .qptc ファイルをインポートする場合
3. インテル® FPGA Power and Thermal Calculatorのグラフィカル・ユーザー・インターフェイス x
3.1. インテル® FPGA PTCのSelect Familyダイアログボックス 3.2. インテル® FPGA PTCの主なGUIコンポーネント 3.3. インテル® FPGA PTC - IP Wizard 3.4. インテル® FPGA PTCの検索可能なドロップダウン・リスト 3.5. データ入力ページからの行の削除 3.6. Findダイアログボックスでのリソースの検索
3.2. インテル® FPGA PTCの主なGUIコンポーネント x
3.2.1. インテル® FPGA PTCのデータ入力ページ 3.2.2. インテル® FPGA PTCのデザイン階層 3.2.3. インテル® FPGA PTCにおけるIPの消費電力の概要 3.2.4. インテル® FPGA PTCのフィールドタイプ 3.2.5. インテル® FPGA PTCのデータ入力エラーメッセージ
3.2.2. インテル® FPGA PTCのデザイン階層 x
3.2.2.1. インテル® FPGA Power and Thermal Calculatorでのデザイン階層の使用 3.2.2.2. インテル® FPGA PTCへの階層情報の入力 3.2.2.3. インテル® FPGA PTCにおける階層のエクスポート、インポート、複製、名前変更、および削除 3.2.2.4. インテルFPGA PTCでの階層の一括編集
3.2.4. インテル® FPGA PTCのフィールドタイプ x
3.2.4.1. インテル® FPGA PTCの入力フィールドの依存関係
4. インテル® FPGA Power and Thermal Calculatorのページ x
4.1. インテル® FPGA PTC - Power Summary/Navigation 4.2. インテル® FPGA PTC - 共通のページ要素 4.3. インテル® FPGA PTC - Mainページ 4.4. インテル® FPGA PTC - Logicページ 4.5. インテル® FPGA PTC - RAMページ 4.6. インテル® FPGA PTC - DSPページ 4.7. インテル® FPGA PTC - Clockページ 4.8. インテル® FPGA PTC - PLLページ 4.9. インテル® FPGA PTC - I/Oページ 4.10. インテル® FPGA PTC - Transceiverページ 4.11. インテル® FPGA PTC - HPSページ 4.12. インテル® FPGA PTC - Cryptoページ 4.13. インテル FPGA PTC - NOCページ 4.14. インテル® FPGA PTC - HBMページ 4.15. インテル® FPGA PTC - Thermalページ 4.16. インテル® FPGA PTC - Reportページ
4.3. インテル® FPGA PTC - Mainページ x
4.3.1. インテル® FPGA PTC - Device SelectionウィンドウとThermal Analysisウィンドウ
4.10. インテル® FPGA PTC - Transceiverページ x
4.10.1. インテルPower and Thermal CalculatorでのEタイルチャネルのPLL消費電力の見積もり
5. インテル® FPGA PTCの精度に影響する要素 x
5.1. トグルレート 5.2. I/Oバンクの割り当て
1. インテル® FPGA Power and Thermal Calculatorの概要
2. インテル® FPGA Power and Thermal Calculatorでの消費電力の見積もり
3. インテル® FPGA Power and Thermal Calculatorのグラフィカル・ユーザー・インターフェイス
4. インテル® FPGA Power and Thermal Calculatorのページ
5. インテル® FPGA PTCの精度に影響する要素
6. インテル® FPGA Power and Thermal Calculatorユーザーガイドのアーカイブ
7. インテル® FPGA Power and Thermal Calculatorユーザーガイド改訂履歴
A. 静的消費電力の測定

4.9. インテル® FPGA PTC - I/Oページ

インテル® FPGA Power and Thermal Calculator (PTC) の I/O データ入力ページの各行は、I/OピンのI/O規格、入力終端、電流強度または出力終端、データレート、クロック周波数、出力イネーブルの静的確率、および容量性負荷が同じデザインモジュールを表します。

インテル® FPGA PTCは、SSTLおよび高速トランシーバー・ロジックHSTLに推奨されている外部終端抵抗を使用していることを前提としています。デザインで外部終端抵抗を使用しない場合は、終端されるI/O規格と同じVCCIOおよび同様の電流強度を備えるLVTTL/LVCMOS I/O規格を選択します。

オンチップ終端 (OCT) を使用するには、 インテル® FPGA PTCで、Current Strength/Output Termination オプションを選択します。

I/O信号に報告される消費電力には、熱消費電力と外部I/Oの消費電力が含まれます。熱消費電力の合計は、次の式に示すように、各電源レールからデバイスが消費する熱消費電力の合計です。

図 43. 熱消費電力の合計 
thermal power = thermal PVCCP + thermal PVCCPT + thermal PVCCIO

次の図は、I/Oの消費電力を示しています。ICCIO 電源レールには、熱による PIO と外部の PIO がどちらも含まれます。

図 44. I/Oの電源


VREFピンでは、最小限の電流が消費されます (通常は10μA未満)。この電流は、汎用I/O (GPIO) ピンで消費される電流と比較すると無視することができます。そのため、 インテル® FPGA PTCでは、VREFピンの電流を計算に含みません。

図 45.  Agilex™ FPGAポートフォリオ・デバイスに向けた インテル® FPGA PTCのI/Oページ


表 18.   Agilex™ FPGAポートフォリオ・デバイスに向けたI/Oページの情報
列の見出し 詳細
Voltage setting for unused GPIO banks 未使用のGPIOバンクの電圧を計算する値を選択します。選択可能な値は、1.0V、1.05V、1.1V、1.2V、1.3V、1.5V、または Power Down Unused GPIO Banks です。
注: 一部の電圧設定は、選択しているデバイスに応じて利用可否が決まります。
Voltage setting for unused HVIO banks 未使用のHVIOバンクの電圧を計算する値を選択します。

このフィールドは、 Agilex™ 5デバイスでのみ利用することができます。選択可能な値は、1.8V、2.5V、3.3V、または Power Down Unused GPIO Banks です。

Entity Name この列では、エンティティー名を指定します。これはオプションの値です。
Full Hierarchy Name この行の完全な階層パスを指定します。ホップはパイプ文字 (|) で区切られます。このフィールドが空白の場合、この行はルート・インスタンスに割り当てられます。先頭、末尾、および重複する垂直バーは無視されます。先頭と末尾の空白は無視されます。
Application このI/O行のアプリケーションを指定します。このフィールドを使用して、次のことを行います。
  • Agilex™ 7 Eシリーズ、Fシリーズ、およびIシリーズデバイスでは、GPIO、EMIF、SerDesインターフェイスをインスタンス化することができます。

    Agilex™ 7 Mシリーズデバイスでは、GPIO、SERDES、EMIF DDR4、DDR5、およびLPDDR5をインスタンス化することができます。

  • Agilex™ 5デバイスでは、GPIO、SERDES、EMIF DDR4、LPDDR4、LPDDR5、HVIO、およびRGMIIをインスタンス化することができます。
Bank ID この行のI/OバンクのIDです。バンクの位置をI/Oピンに割り当てることで、I/Oリソースの配置を変更し、熱と使用率に影響を与えることができます。1つの行で使用するI/Oリソースが、割り当てられているバンクで使用可能なI/Oリソースを超えると、リソースは次に使用可能なバンクにオーバーフローします。
# of Instances このモジュールのSerDesチャネル、IOピン、またはIO PHYレーンの数を入力します。
Interface Parameters Interface Direction ピン/SerDesチャネルの方向を指定します。SerDesの場合は、SerDesチャネルが動作するDPAモードを指定することもできます。
Frequency (MHz) / Data Rate (Mbps)
  • EMIFのアプリケーションでは、このフィールドはメモリークロックの周波数を表します (MHz)。
  • GPIOピンの場合は、このフィールドはピンの周波数を表します。
  • SerDesアプリケーションの場合は、このフィールドは最大データレート (Mbps) を表します。

例えば、100MHzクロックのトグルレートが12.5%の場合、各IOピンは1秒あたり1,250万回 (100Mhz × 12.5%) トグルすることを意味します。
Interface Rate インターフェイスのデータレート、つまり外部インターフェイスとFPGAのクロック比を指定します。
  • GPIOアプリケーションの場合、このフィールドは、I/Oの値が1回 (シングル・データレート) 変化するか2回 (ダブル・データレート) 変化するかを示します。
  • SerDesアプリケーションの場合、このフィールドはシリアル化係数、つまり各シリアル・データ・ビットに対するパラレル・データ・ビット数を示します。
  • EMIFアプリケーションの場合、このフィールドは、フルレート (1)、ハーフレート (2)、またはクォーターレート (4) のみをサポートします。
Toggle % I/O信号で値が変化するクロックサイクルの割合です。この値にクロック周波数を掛け、1秒あたりの遷移数を特定します。DDRが選択されている場合は、トグルレートはさらに2倍になります。
Write Enable %

Input Terminationが OFF に設定されている場合は、次の時間の平均割合を入力します。

  • 出力I/Oが有効になっている時間
  • 双方向I/Oが出力で有効になっている時間

EMIFアプリケーションでこのフィールドが有効になっている場合は、データレーンで書き込みデータを送信している時間の平均割合を入力します。

Input Terminationが ON に設定されている場合は、オンチップ終端が非アクティブな時間の平均割合を入力します。

Read Enable %

次の時間の平均割合を入力します。

  • 出力I/Oが有効になっている時間
  • 双方向I/Oが出力で有効になっている時間

EMIFアプリケーションでこのフィールドが有効になっている場合は、データレーンで読み出しデータを受信している時間の平均割合を入力します。

注: Agilex™ 5または Agilex™ 7 Mシリーズデバイスを使用している場合は、HVIOを除くすべてのアプリケーションに対してこのフィールドを変更することができます。
Registered アプリケーションがレジスターされるかを示します。
Memory IP Parameters DQ Width このモジュールのDQピンの数を入力します。
Data Lanes このモジュールでデータレーンとして使用されるI/Oレーンの数を入力します。このフィールドを有効にするには、DQピンの数を先に指定する必要があります。
A/C Lanes このモジュールでアドレス/コマンド・レーンとして使用されるI/Oレーンの数を入力します。
I/O Analog Settings I/O Standard このモジュールのI/Oピンで使用されるI/O規格を指定します。
Input Termination このモジュールの入力ピンと双方向ピンの入力終端設定を指定します。
Current Strength/ Output Termination このモジュールの出力ピンと双方向ピンの電流強度または出力終端設定を指定します。電流強度と出力終端は相互に排他的です。
Slew Rate このモジュールの出力ピンと双方向ピンのスルーレート設定を指定します。スルーレートを低く設定すると、スイッチング・ノイズが軽減されますが、遅延が大きくなる可能性があります。
VOD Setting このモジュールの出力ピンと双方向ピンの差動出力電圧 (VOD) を指定します。値が小さいほどVOD が小さくなるため、静的消費電力が低減します。
Programmable De-Emphasis このモジュールの出力ピンと双方向ピンのデエンファシス設定を指定します。値が大きいほどプリエンファシスが小さくなるため、動的消費電力が低減します。
Load (pF) チップ外部のピンの負荷を指定します (pF)。出力および双方向ピンにのみ適用されます。ピンとパッケージの静電容量はすでにI/Oモデルに含まれています。オフチップの静電容量のみを含めます。
Power (W) Digital GPIO、EMIFコントローラー、SerDesコントローラーなどのI/Oサブシステムのデジタルドメインで消費される電力です。
Analog I/Oサブシステムのアナログドメイン (I/Oバッファーなど) で消費される電力です。
Total 総消費電力を指定します (W)。Analog消費電力とDigital消費電力の合計です。
User Comments 任意のコメントを入力します。この入力はオプションです。
図 46.  Stratix® 10デバイスに向けた インテル® FPGA PTCのI/Oページ
表 19.   Stratix® 10デバイスに向けたI/Oページの情報
列の見出し 詳細
Entity Name この列では、I/Oの名前を指定します。これはオプションの値です。
Full Hierarchy Name このエントリーに関連する階層パスを指定します。この入力はオプションです。階層レベルを入力する際は、パイプ文字 (|) で階層レベルを表します。
Application このI/O行のアプリケーションを指定します。このフィールドを使用して、GPIOおよびSerDesインターフェイスをインスタンス化することができます。IP Wizardを使用して、外部メモリー・インターフェイス (EMIF) のインターフェイスをインスタンス化します。
Bank Type この行のI/Oバンクのタイプを指定します。
  • 1P8Vバンクは、最大1.8VのI/O規格とLVDS I/O規格をサポートします。
  • 3VIOバンクは、最大3.0VのCMOS I/O規格をサポートします。
  • HPSバンクには、専用のHPSピンが含まれます。
  • HPS-1P8Vバンクは、サポートするI/O規格の点で 1P8Vバンクに類似しています。これらのバンクは、汎用I/OまたはHPSアプリケーションのEMIFインターフェイスとして機能します。
DDR Rate PHYロジックのクロックレートを指定します。メモリークロックの周波数に対するPHYロジックのクロック周波数を決定します。例えば、FPGAからメモリーデバイスに送信されるメモリークロックが800MHzでトグルする場合、クォーターレート・インターフェイスは、FPGAのPHYロジックが200MHzで動作することを意味します。
I/O Standard このモジュールのI/Oピンで使用されるI/O規格を指定します。
Input Termination このモジュールの入力ピンと双方向ピンの入力終端設定を指定します。
Current Strength/ Output Termination このモジュールの出力ピンと双方向ピンの電流強度または出力終端設定を指定します。電流強度と出力終端は相互に排他的です。
Slew Rate このモジュールの出力ピンと双方向ピンのスルーレート設定を指定します。スルーレートを低く設定すると、スイッチング・ノイズが軽減されますが、遅延が大きくなる可能性があります。
VOD Setting このモジュールの出力ピンと双方向ピンの差動出力電圧 (VOD) を指定します。値が小さいほどVOD が小さくなるため、静的消費電力が低減します。
Pre-Emphasis Setting このモジュールの出力ピンと双方向ピンのプリエンファシス設定を指定します。値が小さいほどプリエンファシスが小さくなるため、動的消費電力が低減します。
# Input Pins このモジュールの入力専用I/Oピンの数を指定します。差動ピンのペアは1つのピンとしてカウントされます。
# Output Pins このモジュールの出力専用I/Oピンの数を指定します。差動ピンのペアは1つのピンとしてカウントされます。
# Bidir Pins

このモジュールの双方向I/Oピンの数を指定します。差動ピンのペアは1つのピンとしてカウントされます。

I/Oピンは、出力イネーブル信号がアクティブな場合は出力として扱われ、出力イネーブル信号が無効になっている場合は入力として扱われます。

双方向ピンとしてコンフィグレーションされているI/Oピンを出力にのみ使用する場合は、出力専用ピンとしてコンフィグレーションされる I/O よりも消費電力が大きくなります。これは、出力バッファーがトグルするたびに入力バッファーもトグルするために起こります (両方で同じピンを共有しています)。

SDR/DDR I/Oの値が1回 (シングル・データレート) 変化するか2回 (ダブル・データレート) 変化するかを示します。GPIOおよびSerDesアプリケーションに適用されます。
Registered Pins アプリケーションがレジスターされるかを示します。
Toggle % I/O信号で値が変化するクロックサイクルの割合です。この値にクロック周波数を掛け、1秒あたりの遷移数を特定します。DDRが選択されている場合は、トグルレートはさらに2倍になります。
OE %

Input Terminationが OFF に設定されているモジュールの場合、次の時間の平均割合を入力します。

  • 出力I/Oが有効になっている時間
  • 双方向I/Oが出力で有効になっている時間

残りの時間には、次の内容が当てはまります。

  • 出力I/Oはトライステートになります
  • 双方向I/Oは入力になります

出力I/Oが有効になっている間は Input Terminationをアクティブにすることができないため、Input Terminationが OFF に設定されていないモジュールの場合は、オンチップ終端が非アクティブである時間の平均割合を入力します (つまり、1からオンチップ終端がアクティブな割合を引いた値)。この値は、0%から100%の間の値にする必要があります。

Load (pF) チップ外部のピンの負荷を指定します (pF)。出力および双方向ピンにのみ適用されます。ピンとパッケージの静電容量はすでにI/Oモデルに含まれています。オフチップの静電容量のみを含めます。
Pin Clock / Memory Clock Freq (MHz) クロック周波数です (MHz)。例えば、100MHzでトグルの割合が12.5%の場合、各I/Oピンは1秒あたり1,250万回 (100MHz * 12.5%) トグルすることを意味します。
Periphery Clock Freq (MHz)

I/Oサブシステムの内部PHYクロックの周波数です。これは出力専用フィールドです。

  • SerDesのアプリケーションでは、PHYクロックの周波数は、SerDesレートとシリアル化係数に相関します。
  • 外部メモリー・インターフェイス (EMIF) のアプリケーションでは、PHYクロックの周波数は、EMIF IPのメモリークロックの周波数とDDRレートに相関します。
VCO Clock Freq (MHz)

内部VCOの動作周波数です。これは出力専用フィールドです。

  • SerDesのアプリケーションでは、VCOの周波数は、SerDesデータレートに相関します。
  • 外部メモリー・インターフェイス (EMIF) のアプリケーションでは、VCOの周波数は、EMIF IPのメモリークロックの周波数に相関します。
  • GPIOモードでは、VCO周波数は適用されません。
LVDS SerDes Serialization Factor

各シリアル・データ・ビットのパラレル・データ・ビット数です。SerDes-DPAに使用されます。
Data Rate (Mbps) SerDesチャネルの最大データレートです (Mbps)。
Mode SerDesチャネルが動作しているDPAモードです。
# of Channels このSerDesドメインのデータレートで動作しているチャネル数です。
Power (W) Digital GPIO、EMIFコントローラー、SerDesコントローラーなどのI/Oサブシステムのデジタルドメインで消費される電力です。
Analog I/Oサブシステムのアナログドメイン (I/Oバッファーなど) で消費される電力です。
Total 総消費電力を指定します (W)。Analog消費電力とDigital消費電力の合計です。
User Comments 任意のコメントを入力します。この入力はオプションです。

I/O規格の終端方法の詳細に関しては、I/O and High Speed I/Os in Agilex™ 7 Devices を参照してください。

関連情報
レベル 2 の表題