インテル® FPGA Power and Thermal Calculatorユーザーガイド

ダウンロード PDF
ID 683445
日付 4/01/2024
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® FPGA Power and Thermal Calculatorの概要 2. インテル® FPGA Power and Thermal Calculatorでの消費電力の見積もり 3. インテル® FPGA Power and Thermal Calculatorのグラフィカル・ユーザー・インターフェイス 4. インテル® FPGA Power and Thermal Calculatorのページ 5. インテル® FPGA PTCの精度に影響する要素 6. インテル® FPGA Power and Thermal Calculatorユーザーガイドのアーカイブ 7. インテル® FPGA Power and Thermal Calculatorユーザーガイド改訂履歴 A. 静的消費電力の測定
1. インテル® FPGA Power and Thermal Calculatorの概要 x
1.1. インテルFPGA Power and Thermal Calculatorの入手方法 1.2. インテル® FPGA PTC電力モデルのステータス 1.3. このドキュメントで使用されている消費電力に関する用語の定義
2. インテル® FPGA Power and Thermal Calculatorでの消費電力の見積もり x
2.1. FPGAの設計開始前における消費電力の見積もり 2.2. FPGAデザイン作成中の消費電力の見積もり 2.3. FPGAデザイン完成後の消費電力の見積もり 2.4. デュアルコア・デバイスに向けた消費電力の見積もり
2.2. FPGAデザイン作成中の消費電力の見積もり x
2.2.1. Quartus® Prime Power Analyzerで生成された .qptc ファイルをインポートする場合
3. インテル® FPGA Power and Thermal Calculatorのグラフィカル・ユーザー・インターフェイス x
3.1. インテル® FPGA PTCのSelect Familyダイアログボックス 3.2. インテル® FPGA PTCの主なGUIコンポーネント 3.3. インテル® FPGA PTC - IP Wizard 3.4. インテル® FPGA PTCの検索可能なドロップダウン・リスト 3.5. データ入力ページからの行の削除 3.6. Findダイアログボックスでのリソースの検索
3.2. インテル® FPGA PTCの主なGUIコンポーネント x
3.2.1. インテル® FPGA PTCのデータ入力ページ 3.2.2. インテル® FPGA PTCのデザイン階層 3.2.3. インテル® FPGA PTCにおけるIPの消費電力の概要 3.2.4. インテル® FPGA PTCのフィールドタイプ 3.2.5. インテル® FPGA PTCのデータ入力エラーメッセージ
3.2.2. インテル® FPGA PTCのデザイン階層 x
3.2.2.1. インテル® FPGA Power and Thermal Calculatorでのデザイン階層の使用 3.2.2.2. インテル® FPGA PTCへの階層情報の入力 3.2.2.3. インテル® FPGA PTCにおける階層のエクスポート、インポート、複製、名前変更、および削除 3.2.2.4. インテルFPGA PTCでの階層の一括編集
3.2.4. インテル® FPGA PTCのフィールドタイプ x
3.2.4.1. インテル® FPGA PTCの入力フィールドの依存関係
4. インテル® FPGA Power and Thermal Calculatorのページ x
4.1. インテル® FPGA PTC - Power Summary/Navigation 4.2. インテル® FPGA PTC - 共通のページ要素 4.3. インテル® FPGA PTC - Mainページ 4.4. インテル® FPGA PTC - Logicページ 4.5. インテル® FPGA PTC - RAMページ 4.6. インテル® FPGA PTC - DSPページ 4.7. インテル® FPGA PTC - Clockページ 4.8. インテル® FPGA PTC - PLLページ 4.9. インテル® FPGA PTC - I/Oページ 4.10. インテル® FPGA PTC - Transceiverページ 4.11. インテル® FPGA PTC - HPSページ 4.12. インテル® FPGA PTC - Cryptoページ 4.13. インテル FPGA PTC - NOCページ 4.14. インテル® FPGA PTC - HBMページ 4.15. インテル® FPGA PTC - Thermalページ 4.16. インテル® FPGA PTC - Reportページ
4.3. インテル® FPGA PTC - Mainページ x
4.3.1. インテル® FPGA PTC - Device SelectionウィンドウとThermal Analysisウィンドウ
4.10. インテル® FPGA PTC - Transceiverページ x
4.10.1. インテルPower and Thermal CalculatorでのEタイルチャネルのPLL消費電力の見積もり
5. インテル® FPGA PTCの精度に影響する要素 x
5.1. トグルレート 5.2. I/Oバンクの割り当て
1. インテル® FPGA Power and Thermal Calculatorの概要
2. インテル® FPGA Power and Thermal Calculatorでの消費電力の見積もり
3. インテル® FPGA Power and Thermal Calculatorのグラフィカル・ユーザー・インターフェイス
4. インテル® FPGA Power and Thermal Calculatorのページ
5. インテル® FPGA PTCの精度に影響する要素
6. インテル® FPGA Power and Thermal Calculatorユーザーガイドのアーカイブ
7. インテル® FPGA Power and Thermal Calculatorユーザーガイド改訂履歴
A. 静的消費電力の測定

4.1. インテル® FPGA PTC - Power Summary/Navigation

インテル® FPGA Power and Thermal Calculator (PTC) の Power Summary/Navigation タイルは、常に表示されます。このタイルは、リソースタイプごとに計算された消費電力を示します。

Power Summary/Navigation に表示される値は、データ入力ページでパラメーターを変更すると、リアルタイムで更新されます。

総消費電力を表示する以外にも、Power Summary/Navigation は、次の表に記載されているリソースタイプの消費電力を表示します。

表 9.  Power Summary/Navigationに表示されるリソースタイプ
Agilex™ FPGAポートフォリオ向けPTCのPower Summary/Navigation
リソースタイプ 詳細
Logic アダプティブ・ロジック・モジュール (ALM)、フリップフロップ (FF)、および配線ファブリックによって消費される動的電力です。
注: すべての配線ファブリックが含まれます (ロジックリソース以外のリソースからのものを含む)。
RAM データの保存と取得に最適化された特殊ブロックによって消費される動的電力です。
DSP 高速演算動作に最適化された特殊ブロックによって消費される動的電力です。
Clock クロック・ネットワークによって消費される動的電力です。クロックの動的消費電力は、選択しているデバイスの影響を受けます。
PLL PLL (フェーズロック・ループ) によって消費される動的電力です。
I/O I/OピンとI/Oサブシステムによって消費される動的電力です。
Transceiver トランシーバー・ブロックによって消費される動的電力です。
HPS ハード・プロセッサー・システム (HPS) によって消費される動的電力です。
Crypto デザインで使用される暗号ブロックによって消費される動的電力です。
NOC ネットワークオンチップ (NoC) IP によって消費される動的電力です。(このリソースタイプは、 Agilex™ 7 Mシリーズデバイスにのみ適用されます)。
HBM 高帯域幅メモリー (HBM) およびユニバーサル・インターフェイス・バス (UIB) モジュールによって消費される動的電力です。
Static Power コンフィグレーションされているデバイスにおいて、電源が投入され、ユーザークロックが動作していない状態で消費される電力です。静的消費電力 (PSTATIC) は、デザインの動作に関係なくチップ上で消費される電力です。PSTATIC には、FPGAのすべての機能ブロックからの静的消費電力が含まれます。PSTATIC は、ジャンクション温度と電力特性 (プロセス) によって変化します。PSTATIC はまた、選択するデバイスによって大幅に変化する唯一の電力コンポーネントです。
Static Power Savings 標準動作モードで発生するパッケージの静的消費電力における省電力量です。すべての電源レールが同時に最大値になっていない場合に発生する静的消費電力の削減量が含まれます。
SmartVID Power Savings SmartVIDによって実現される低電圧から得られる総消費電力の削減量 (静的および動的) です。この消費電力の削減量は、ユーザーデザインとデバイス特性によって異なります。これらの要素の組み合わせによって静的消費電力と動的消費電力の削減結果は変化する可能性があるため、正確な動的および静的コンポーネントは個別に特定されません。ここで報告される消費電力の削減量は、ワーストケースの結果です。このフィールドで報告される削減量は、Total Power (W) フィールドですでに考慮されています。SmartVID Power Savingsフィールドは、SmartVIDをサポートするデバイスにおいて、Power CharacteristicsがMaximumに設定されている場合にのみ適用されます。
Total Power FPGAから熱として放出される総電力です。オフチップの終端抵抗で消費される電力は含まれません。FPGAの総消費電力は、すべてのレールにおける消費電力の合計とは異なる場合があります。これは、オフチップの終端抵抗で消費される電力などのいくつかの要因によるものです。ただし、要因はそれだけに限定されるわけではありません。
注:

Agilex™ FPGAポートフォリオ・デバイスの場合、Power Summary/Navigation の特定の行で報告される消費電力は、 インテル® FPGA PTCの対応するデータ入力ページで報告される総消費電力に一致しない場合があります。

インテル® FPGA PTCの各データ入力ページでは、消費電力が属する電力カテゴリーに関係なく、そのページに入力されたリソースの合計消費電力が報告されます。ただし、Power Summary/Navigation の各行では、そのカテゴリーの消費電力に関連する全てのページの消費電力、およびそのカテゴリーのアイドル消費電力が報告されます (チップ上の一部の回路は、回路が使用されていない場合でもアイドル電力を消費します)。

例えば、MLAB RAMタイプを RAM ページに実装している場合、RAM ページで報告される合計消費電力には、メモリー自体で消費する電力、メモリーの実装に必要な追加レジスターで消費する電力、およびメモリーに関連付けられている配線の消費電力が含まれます。

一方、Power Summary/Navigation は、次の内容を報告します (他のページには入力がないと仮定します)。

  • RAM カテゴリーでは、 RAMページからの消費電力でメモリー自体によるもの、およびデバイス内のさまざまなRAMタイプすべてのアイドル消費電力
  • Logic カテゴリーでは、RAMページからの消費電力でレジスターおよび配線によるもの、およびデバイス内のすべてのALM、レジスターおよび配線のアイドル消費電力
Stratix® 10向けPTCのPower Summary/Navigation
リソースタイプ 詳細
Logic アダプティブ・ロジック・モジュール (ALM)、フリップフロップ (FF)、および関連する配線によって消費される動的電力です。
RAM RAMと関連する配線で消費される動的電力です。
DSP デジタル信号処理 (DSP) ブロックおよび関連する配線によって消費される動的電力です。
Clock クロック・ネットワークによって消費される動的電力です。クロックの動的消費電力は、選択しているデバイスの影響を受けます。
PLL PLL (フェーズロック・ループ) によって消費される動的電力と待機電力です。
I/O I/OピンとI/Oサブシステムによって消費される動的電力と待機電力です。
Transceiver トランシーバー・ブロックによって消費される動的電力と待機電力です。
Hard Processor ハード・プロセッサー・システム (HPS) によって消費される動的電力と待機電力です。
High-Bandwidth Memory 高帯域幅メモリー (HBM) およびユニバーサル・インターフェイス・バス (UIB) モジュールによって消費される動的電力です。
Static Power クロック周波数に関係なく消費される静的電力です。これには、I/Oブロックおよびトランシーバー・ブロックによって消費される静的電力が含まれますが、待機電力は含まれません。
Total, Before SmartVID Savings SmartVIDによる消費電力削減前の総消費電力です。上記で報告される静的消費電力 (PSTATIC) とさまざまなブロックによって消費される電力が含まれます。オフチップの終端抵抗で消費される電力は含まれません。
SmartVID Savings SmartVIDによって実現される低電圧から得られる総消費電力の削減量 (静的および動的) です。この消費電力の削減量は、ユーザーデザインとデバイス特性によって異なります。これらの要素の組み合わせによって静的消費電力と動的消費電力の削減結果は変化する可能性があるため、正確な動的および静的コンポーネントは個別に特定されません。ここで報告される消費電力の削減量は、ワーストケースの結果です。このフィールドで報告される削減量は、Total (W) フィールドですでに考慮されています。SmartVID Power Savingsフィールドは、SmartVIDをサポートするデバイスにおいて、Power CharacteristicsがMaximumに設定されている場合にのみ適用されます。
Total Power FPGAから熱として放出される総電力です。オフチップの終端抵抗で消費される電力は含まれません。FPGAの総消費電力は、すべてのレールにおける消費電力の合計とは異なる場合があります。これは、オフチップの終端抵抗で消費される電力などのいくつかの要因によるものです。ただし、要因はそれだけに限定されるわけではありません。
レベル 2 の表題