インテル® FPGA IPの汎用シリアル・フラッシュ・インターフェイスのユーザーガイド

ダウンロード PDF
ID 683419
日付 4/10/2023
Public
ドキュメント目次
ドキュメント目次 x
1. Generic Serial Flash Interface Intel® FPGA IP ユーザーガイド
1. Generic Serial Flash Interface Intel® FPGA IP ユーザーガイド x
1.1. リリース情報 1.2. デバイスファミリー・サポート 1.3. Signals 1.4. パラメーター 1.5. レジスター・マップ 1.6. Intel® FPGA IPの使用 1.7. Generic Serial Flash Interface Intel® FPGA IP リファレンス・デザイン 1.8. Generic Serial Flash Interface Intel® FPGA IPを使用したフラッシュアクセス 1.9. インテル HALドライバー 1.10. 汎用シリアルフラッシュインターフェース Intel® FPGA IP ユーザーガイドアーカイブ 1.11. Generic Serial Flash Interface Intel® FPGA IPユーザーガイドの改訂履歴
1.6. Intel® FPGA IPの使用 x
1.6.1. コントロール・ステータス・レジスターのバイトイネーブル 1.6.2. メモリー操作 1.6.3. バイトイネーブル 1.6.4. I/Oピンの制約
1.6.3. バイトイネーブル x
1.6.3.1. バイトイネーブルのサポート
1.7. Generic Serial Flash Interface Intel® FPGA IP リファレンス・デザイン x
1.7.1. ハードウェアおよびソフトウェア要件 1.7.2. 機能の説明 1.7.3. Nios® IIハードウェアシステムの作成 1.7.4. インテル® Quartus® Primeプロジェクトへのモジュールの統合 1.7.5. .sofファイルのプログラミング　 1.7.6. Nios® II Software Build Toolsを使用したアプリケーション・ソフトウェア・システムの構築
1.7.2. 機能の説明 x
1.7.2.1. リファレンス・デザインのコンポーネント 1.7.2.2. リファレンス・デザインアプリケーション・プログラム
1.7.6. Nios® II Software Build Toolsを使用したアプリケーション・ソフトウェア・システムの構築 x
1.7.6.1. リファレンス・デザインのインストール
1.8. Generic Serial Flash Interface Intel® FPGA IPを使用したフラッシュアクセス x
1.8.1. 動作コードを必要とするフラッシュ動作　 1.8.2. フラッシュレジスターを読み取るためのフラッシュ操作 1.8.3. フラッシュレジスターを書き込むためのフラッシュ操作 1.8.4. アドレスを必要とするフラッシュ操作 1.8.5. フラッシュからメモリーを読み取る 1.8.6. フラッシュのプログラミング
1.9. インテル HALドライバー x
1.9.1. ドライバーのAPI
1. Generic Serial Flash Interface Intel® FPGA IP ユーザーガイド

1.7.3. Nios® IIハードウェアシステムの作成

  1. インテル® Quartus® Prime ソフトウェアで、File > New Project Wizardに移動します。
  2. 新しいディレクトリにgeneric_flash_accessという名前の新しい インテル® Quartus® Prime Prime プロジェクトを作成し、Cyclone V E 5CEFA7F3117 デバイスを選択します。
  3. Tools > Platform Designerを選択し、ファイルをgeneric_flash_access.qsysとして保存します。
  4. クロック ソースclk_0 をダブルクリックし、Clock frequencyを100000000 Hz (100MHz) に変更します。
  5. clk_0を右クリックして、名前をsys_clkに変更します。
  6. Nios® II プロセッサを追加します。
    1. に移動 プロセッサと周辺機器 > 組み込みプロセッサ > NiosIIプロセッサ、をクリックします 追加。　　　Go to Processor and Peripherals > Embedded Processors > Nios II Processorに移動し、Addをクリックします。
    2. Finish をクリックして Nios® IIプロセッサーをデザインに追加し、名前をnios2に変更します。
      注: まだ指定されていないパラメーターに関するメッセージは無視してください。
  7. Generic Serial Flash Interface IPを追加します。
    1. Select Basic Functions > Configuration and Programming > Generic Serial Flash Interface Intel FPGA IPを選択して、そしてAddをクリックします。このコンポーネントの名前をintel_generic_serial_flash_interface_top0に変更します。　
    2. デバイス密度を設定します。
      注: このリファレンス・デザインは、1024MBのフラッシュデバイス密度を使用しています。
    3. プロセッサーのdata_masterをavl_memとavl_csrに接続し、プロセッサーのinstruction_masterをこのコンポーネントのavl_memのみに接続します。
  8. オンチップメモリーを追加する
    1. Select Basic Functions > On Chip Memory > On-Chip Memory (RAM or ROM) Intel FPGA IP.
    2. Total Memory Sizeを40960バイト(40 Kバイト)に設定します。
    3. Finishをクリックして、名前をmain_memoryに変更します。
    4. そのスレーブをプロセッサーのdata_master および instruction_masterに接続します。
  9. JTAG UART IPを追加します。
    1. Interface Protocols > Serial > JTAG UART Intel FPGA IPに移動して、Addをクリックします。
    2. Finishをクリックして、名前をjtag_uartに変更します。
    3. avalon_jtag_slaveポートをプロセッサーのdata_masterポートに接続します。
    4. IRQカラムで、Avalon_jtag_slaveポートからのinterrupt senderポートをプロセッサーの interrupt receiverポートに接続し、0を入力します。
  10. sys_clk のクロック入力を他のすべてのコンポーネントのクロック入力に接続します。
  11. プラットフォーム・デザイナーシステムを生成する前に、すべての Nios® IIプロセッサー・エラー・メッセージを解決します。
    1. Nios® II プロセッサー nios2をダブルクリックします。
    2. Vectorsをクリックし、Reset vector memoryと Exception vector memoryの両方をmain_memory.s1に変更します。
    3. Systemタブをクリックし、ドロップダウン メニューのSystemをクリックし、Assign Base Addressをクリックして、すべてのコンポーネントのベース アドレスを自動割り当てます。
    4. 同じメニューの下で、Create Global Reset Networkをクリックして、リセット信号を接続し、グローバル・リセット・ネットワークを形成します。
    図 7. 完了したプラットフォーム・デザイナー接続
  12. システムを生成します。
    1. ウィンドウの下部にあるGenerate HDLをクリックします。
    2. 完了すると、プラットフォーム・デザイナーはGenerate: Completed successfullyを表示します。
レベル 2 の表題