インテル® FPGA IPの汎用シリアル・フラッシュ・インターフェイスのユーザーガイド

ダウンロード PDF
ID 683419
日付 4/10/2023
Public
ドキュメント目次
ドキュメント目次 x
1. Generic Serial Flash Interface Intel® FPGA IP ユーザーガイド
1. Generic Serial Flash Interface Intel® FPGA IP ユーザーガイド x
1.1. リリース情報 1.2. デバイスファミリー・サポート 1.3. Signals 1.4. パラメーター 1.5. レジスター・マップ 1.6. Intel® FPGA IPの使用 1.7. Generic Serial Flash Interface Intel® FPGA IP リファレンス・デザイン 1.8. Generic Serial Flash Interface Intel® FPGA IPを使用したフラッシュアクセス 1.9. インテル HALドライバー 1.10. 汎用シリアルフラッシュインターフェース Intel® FPGA IP ユーザーガイドアーカイブ 1.11. Generic Serial Flash Interface Intel® FPGA IPユーザーガイドの改訂履歴
1.6. Intel® FPGA IPの使用 x
1.6.1. コントロール・ステータス・レジスターのバイトイネーブル 1.6.2. メモリー操作 1.6.3. バイトイネーブル 1.6.4. I/Oピンの制約
1.6.3. バイトイネーブル x
1.6.3.1. バイトイネーブルのサポート
1.7. Generic Serial Flash Interface Intel® FPGA IP リファレンス・デザイン x
1.7.1. ハードウェアおよびソフトウェア要件 1.7.2. 機能の説明 1.7.3. Nios® IIハードウェアシステムの作成 1.7.4. インテル® Quartus® Primeプロジェクトへのモジュールの統合 1.7.5. .sofファイルのプログラミング　 1.7.6. Nios® II Software Build Toolsを使用したアプリケーション・ソフトウェア・システムの構築
1.7.2. 機能の説明 x
1.7.2.1. リファレンス・デザインのコンポーネント 1.7.2.2. リファレンス・デザインアプリケーション・プログラム
1.7.6. Nios® II Software Build Toolsを使用したアプリケーション・ソフトウェア・システムの構築 x
1.7.6.1. リファレンス・デザインのインストール
1.8. Generic Serial Flash Interface Intel® FPGA IPを使用したフラッシュアクセス x
1.8.1. 動作コードを必要とするフラッシュ動作　 1.8.2. フラッシュレジスターを読み取るためのフラッシュ操作 1.8.3. フラッシュレジスターを書き込むためのフラッシュ操作 1.8.4. アドレスを必要とするフラッシュ操作 1.8.5. フラッシュからメモリーを読み取る 1.8.6. フラッシュのプログラミング
1.9. インテル HALドライバー x
1.9.1. ドライバーのAPI
1. Generic Serial Flash Interface Intel® FPGA IP ユーザーガイド

1.6.3.1. バイトイネーブルのサポート

表 7.  バイトイネーブルのサポート
バイトイネーブルの動作 サポートの種類
4'b0000 サポート（バーストが1より大きい場合）
4'b0001 サポート有
4'b0010 サポート有
4'b0100 サポート有
4'b1000 サポート有
4'b0011 サポート有
4'b0110 サポート有
4'b1100 サポート有
4'b0111 サポート有
4'b1110 サポート有
4'b1111 サポート有
1より大きいすべての書き込みバーストは、4'b1111のバイトイネーブルに設定されます。この場合、すべてのバイトイネーブルは、バーストのすべてのワードを通じてアサートされます。 32 ビットを超えるマスターを使用して IP に接続すると、プラットフォーム・デザイナーのインターコネクト・ファブリックはマルチ・ワード・バーストを生成して、ワイド マスターをナロー 32 ビット スレーブ (IP) に適合させます。ワイド マスターがトランザクション全体で特定のバイトのみを書き込む場合は、Byte Enabling Supported Patternsテーブルのバイト有効化パターンの使用を選択します。バイト・イネーブル・パターンがバースト書き込みに対して連続していることを確認する必要があります。
注: バースト書き込みの場合、IPは、選択したバイト・イネーブル・パターンを使用しても、すべてのバイト（4'b1111）をフラッシュに書き込みます。データを有効にしていない場合、IPは0xFFを書き込みます。 IPのパフォーマンスは、バイトイネーブルを使用して1バイトのみを有効にした場合でも、64ビット幅のマスターに8バイトを書き込む場合と同じです。
レベル 2 の表題