インテルのみ表示可能 — GUID: kgf1522514763101
Ixiasoft
1.1. リリース情報
1.2. デバイスファミリー・サポート
1.3. Signals
1.4. パラメーター
1.5. レジスター・マップ
1.6. Intel® FPGA IPの使用
1.7. Generic Serial Flash Interface Intel® FPGA IP リファレンス・デザイン
1.8. Generic Serial Flash Interface Intel® FPGA IPを使用したフラッシュアクセス
1.9. インテル HALドライバー
1.10. 汎用シリアルフラッシュインターフェース Intel® FPGA IP ユーザーガイドアーカイブ
1.11. Generic Serial Flash Interface Intel® FPGA IPユーザーガイドの改訂履歴
インテルのみ表示可能 — GUID: kgf1522514763101
Ixiasoft
1.4. パラメーター
パラメーター | 選択可能な値 | 説明 |
---|---|---|
General Settings | ||
Device Density | 1、2、4、8、16、32、64、128、256、512、1024、および2048 | Mbで使用されるフラッシュデバイスの密度。 |
Disable dedicated Active Serial interface | — | 信号をデザインのトップレベルにルーティングします。デザインにシリアルフラッシュローダーインテルFPGA IPを含める場合は、これを有効にします。 |
Enable Avalon-SPI slave interface | — | 信号をSPIピンインターフェースに変換します。 |
Number of Chip Select used | 1 2 3 |
フラッシュに接続されているチップセレクトの数を選択します。 |
Default Settings | ||
Control Register | - | コントロール・レジスターのデフォルト設定を公開します。有効な値とビット フィールドの説明について詳しくは、レジスター・マップを参照してください。 |
Debug Mode | ||
Advance Mode | 無効 有効 |
すべてのレジスタのデフォルト設定を公開するAdvanced Modeタブを有効にします。 |
パラメーター | 選択可能な値 | 説明 |
---|---|---|
Enable Simulation | - | シミュレーションにはデフォルトのEPCQ1024シミュレーション・モデルを使用します。無効になっている場合は、を参照してください AN-720:デザインでのASMIブロックのシミュレーション 他のフラッシュシミュレーション・モデルで使用するラッパーを作成するため。 |
注: でレジスタ設定を変更する場合 アドバンストモード タブ、参照 登録マップ 有効な値とパラメーターの説明については、表を参照してください。