インテル® FPGA IPの汎用シリアル・フラッシュ・インターフェイスのユーザーガイド

ダウンロード PDF
ID 683419
日付 4/10/2023
Public
ドキュメント目次
ドキュメント目次 x
1. Generic Serial Flash Interface Intel® FPGA IP ユーザーガイド
1. Generic Serial Flash Interface Intel® FPGA IP ユーザーガイド x
1.1. リリース情報 1.2. デバイスファミリー・サポート 1.3. Signals 1.4. パラメーター 1.5. レジスター・マップ 1.6. Intel® FPGA IPの使用 1.7. Generic Serial Flash Interface Intel® FPGA IP リファレンス・デザイン 1.8. Generic Serial Flash Interface Intel® FPGA IPを使用したフラッシュアクセス 1.9. インテル HALドライバー 1.10. 汎用シリアルフラッシュインターフェース Intel® FPGA IP ユーザーガイドアーカイブ 1.11. Generic Serial Flash Interface Intel® FPGA IPユーザーガイドの改訂履歴
1.6. Intel® FPGA IPの使用 x
1.6.1. コントロール・ステータス・レジスターのバイトイネーブル 1.6.2. メモリー操作 1.6.3. バイトイネーブル 1.6.4. I/Oピンの制約
1.6.3. バイトイネーブル x
1.6.3.1. バイトイネーブルのサポート
1.7. Generic Serial Flash Interface Intel® FPGA IP リファレンス・デザイン x
1.7.1. ハードウェアおよびソフトウェア要件 1.7.2. 機能の説明 1.7.3. Nios® IIハードウェアシステムの作成 1.7.4. インテル® Quartus® Primeプロジェクトへのモジュールの統合 1.7.5. .sofファイルのプログラミング　 1.7.6. Nios® II Software Build Toolsを使用したアプリケーション・ソフトウェア・システムの構築
1.7.2. 機能の説明 x
1.7.2.1. リファレンス・デザインのコンポーネント 1.7.2.2. リファレンス・デザインアプリケーション・プログラム
1.7.6. Nios® II Software Build Toolsを使用したアプリケーション・ソフトウェア・システムの構築 x
1.7.6.1. リファレンス・デザインのインストール
1.8. Generic Serial Flash Interface Intel® FPGA IPを使用したフラッシュアクセス x
1.8.1. 動作コードを必要とするフラッシュ動作　 1.8.2. フラッシュレジスターを読み取るためのフラッシュ操作 1.8.3. フラッシュレジスターを書き込むためのフラッシュ操作 1.8.4. アドレスを必要とするフラッシュ操作 フラッシュセクター消去操作を実行します 1.8.5. フラッシュからメモリーを読み取る 1.8.6. フラッシュのプログラミング
1.9. インテル HALドライバー x
1.9.1. ドライバーのAPI
1. Generic Serial Flash Interface Intel® FPGA IP ユーザーガイド

1.8.4. アドレスを必要とするフラッシュ操作

次のフラッシュ操作にはアドレスが必要です。

  • セクターの消去
  • 一括消去
  • 死ぬ消去
注: これらの操作を開始する前に、書き込みイネーブル操作を実行する必要があります。

次のレジスターは、アドレスを必要とする操作に使用されます。

  • フラッシュコマンド設定レジスター
  • フラッシュコマンド制御lレジスター
  • フラッシュ・コマンド・アドレス・レジスター

フラッシュセクター消去操作を実行します

proc Erase_sector {} {
グローバルmpflash_cmd_settingflash_cmd_ctrl flash_cmd_addr_register
master_write_32 $mp $flash_cmd_setting 0x000004D8
master_write_32 $ mp $ flash_cmd_addr_register 0x00001000
master_write_32 $mp $flash_cmd_ctrl 0x1
}

バースト・リード動作を実行するには、以下の手順に従います。

  1. グローバル変数を定義します。
  2. フラッシュコマンド設定レジスターに書き込んで、セクター消去動作をカスタマイズします。
    1. セットビット [7：0] このレジスターの D8 D8hはセクター消去操作のオペコードです。
    2. セットビット [10：8] に 4 4バイトのアドレスがフラッシュデバイスに送信されるため。
    3. セットビット 11 に 0 ビットで宣言されたバイト数として [15:12] フラッシュデバイスへの書き込みデータです。
  3. 消去したいセクター内のアドレスを指定して、フラッシュ・コマンド・アドレス・レジスターに書き込みます。
    1. この例では、アドレスのセクター消去操作を実行しています 00001000。
  4. 書く 1 噛む 0 フラッシュコマンド制御レジスターのを押して、セクター消去動作を開始します。

このIPコアは、拡張、デュアル、およびクアッドI/Oプロトコルでフラッシュをサポートします。現在、このIPコアでサポートされているプロトコルは、シングル転送レート（STR）のみです。このIPコアは、3バイトと4バイトの両方のアドレッシング・モードをサポートします。次のセクションでは、メモリーとプログラムの動作を読み取るためのさまざまなプロトコルとアドレッシング・モードについて説明します。

レベル 2 の表題