2023.04.10 |
23.1 |
20.2.3 |
- 製品ファミリー名を「 Intel Agilex® 7」に更新。
- Intel Agilex®を「 Intel Agilex® 7」デバイスに置き換えるためにデバイス ファミリ サポートを編集し、脚注を明確にしました。
- 表の脚注を編集 ポートの説明 明快さを向上させます。
|
2022.12.22 |
22.2 |
20.2.1 |
- 表に注記を追加しました: ポートの説明 1 つのポート (avl_csr また avl_mem) に一度にアクセスできます。
- 編集上の軽微な更新を行いました。
|
2022.07.25 |
22.2 |
20.2.1 |
- インテル HAL ドライバー トピックを更新しました。
- Flash_Timeoutの注意事項を追加しました。
- インテル® Quartus® Prime プロ・エディション ソフトウェアのみのサポート状態に注記を追加しました。
- ドライバー API トピックでのintel_gsfi_erase_block、intel_gsfi_write_block、intel_gsfi_write、intel_gsfi_lock に ETIME エラー コードを追加しました。
|
2022.06.23 |
22.2 |
20.2.1 |
- パラメータ設定 - 一般タブ の パラメーター セクションを更新しました 。
- パラメータ設定 - [シミュレーション] タブ テーブルイン パラメーター セクションを追加した 。
- タイトル Nios II HAL ドライバー に インテル HAL ドライバーを更新しました。
- Nios II のインスタンスを更新して インテル の インテル HAL ドライバー セクション。
- に QSPI フラッシュ デバイスのサポートを追加 インテル HAL ドライバー セクション。
- HALドライバーのセクションを追加しました。
- の Nios V 構成および起動ソリューションの関連情報を追加 インテル HAL ドライバー セクション。
- intel_gsfi_get_info、intel_gsfi_read、intel_gsfi_erase_block、intel_gsfi_write_block、intel_gsfi_write のプロトタイプ、リターン、説明を更新 インテル HAL ドライバー セクション。
- インテル HAL ドライバー セクションに intel_gsfi_lock、intel_gsfi_chip_select、および intel_gsfi_config テーブルを追加しました。
|
2022.04.20 |
22.1 |
20.1.1 |
表の次のレジスターの予約ビット値を修正しました。 マップのレジスター:
- 31:8から31:9まで 制御レジスター。
- 31:14から31:13まで 命令レジスターの読み出す。
|
2022.04.07 |
22.1 |
20.1.1 |
汎用シリアル・フラッシュ・インターフェイスを使用したフラッシュアクセスインテルFPGA IP 追加情報のあるセクションの説明を更新。 |
2021.11.09 |
21.2 |
20.1.1 |
CS遅延設定レジスター の マップのレジスター トピックを更新。 |
2021.06.21 |
21.2 |
20.1.1 |
- デバイス・ファミリ・サポートのインストール
- Nios® II HALドライバー:
- を更新。intel_gsfi_get_info 表の説明: intel_gsfi_get_info。
- を更新。intel_gsfi_read 表の説明: intel_gsfi_read。
- Nios® II HALドライバー
を更新。
- ドライバーAPIアプリケーション トピックをを削除。
- パケット・ジェネレーター・ベースのリファレンス・デザインのブロック図を更新。
|
2021.03.29 |
21.1 |
20.1.1 |
- 次のセクション:
- NiosIIHALドライバー
- ドライバーAPI
- ドライバーAPIアプリケーション
を追加。
- 表: マップのレジスターのダミーサイクルのデフォルト値を0xAから0x0に修正。
- プログラムフラッシュでページプログラムの実行(拡張モード)および4バイトクアッド入力高速プログラムの実行(クアッドSPIモード)の例の手順を更新。
|
2020.09.28 |
20.3 |
20.0.0 |
- 新しいレジスター設定—tSHSLを追加。
- 新しいセクション—I/Oピンの制約を追加。
- フラッシュシミュレーション・モデルを有効にする 表: パラメーター設定の説明を更新 。
- ステータスレジスター操作の制御を削除。
- 次のトピックを更新。
- Generic Serial Flash Interface Intel® FPGA IP ユーザーガイド
- リリース情報
- メモリー操作
- を更新 ハードウェアとソフトウェアの要件 の Generic Serial Flash Interface Intel® FPGA IP リファレンス・デザイン セクション。
- オンチップメモリーの説明を更新 Intel® FPGA IP 表: リファレンス・デザインコンポーネントの説明。
- 更新しました 作成 Nios® II ハードウェアシステム:
- 手順7cの説明を更新。
- 更新された図: 完了 プラットフォーム・デザイナー 繋がり。
- ドキュメントに編集上の軽微な更新を行いました。
|
2020.05.08 |
20.1 |
19.2.1 |
- 新しいセクションを追加—リリース情報 と 制御ステータスレジスターバイトイネーブル。
- 更新された表: パラメーター設定 新しいパラメーターを含めるには—CSRにbyteenableを使用する。
- 新しいインターフェイス信号 xcvr_ref_clk_1 を追加。
- 更新された図: 信号ブロック図。
- メモを更新 デバイスファミリのサポート トピック。
|
2020.04.13 |
19.4 |
19.1.1 |
- 文書タイトルをGeneric Serial Flash Interface Intel® FPGA IPユーザーガイドに変更しました。
- 追加しました バイト有効化 セクション。
- タイミング制約のトピックに注記を追加。
- を更新 メモリー操作 トピック。
- 最新のインテルのブランド規格を更新。
|
2019.11.27 |
19.3 |
19.1 |
タイミング制約のトピックに注記を追加。 |
2019.09.30 |
19.3 |
19.1 |
- Stratix 10デバイスのサポートを追加しました。
- デバイスファミリーへのサポートの項を更新。
- ドキュメントに編集上の軽微を更新。
|
2018.11.09 |
18.1 |
18.1 |
- を使用したフラッシュアクセス Generic Serial Flash Interface Intel® FPGA IP 芯 セクション。 を追加。
- Generic Serial Flash Interface Intel® FPGA IP コアユーザーガイドアーカイブ セクションを追加。
- Generic Serial Flash Interface Intel® FPGA IP コアユーザーガイド に関する詳細情報を提供するセクション Generic Serial Flash Interface Intel® FPGA IP コアを更新。
- 信号ブロック図 形の信号名を更新。
- ポートの説明 テーブルのコンジットインターフェイス信号名を更新。
- マップのレジスター テーブルの書き込み命令レジスターの書き込みオペコードフィールド名の説明を更新。
|
2018.05.16 |
18.0 |
18.0 |
- 汎用シリアル・フラッシュ・インターフェイスインテルFPGA IPコアリファレンス・デザインファイル リンクを更新。
- フラッシュ・コマンド・アドレス・レジスター の中に マップのレジスターを追加。
|
2018.05.07 |
18.0 |
18.0 |
初版。 |