インテルのみ表示可能 — GUID: qmp1522515256005
Ixiasoft
1.1. リリース情報
1.2. デバイスファミリー・サポート
1.3. Signals
1.4. パラメーター
1.5. レジスター・マップ
1.6. Intel® FPGA IPの使用
1.7. Generic Serial Flash Interface Intel® FPGA IP リファレンス・デザイン
1.8. Generic Serial Flash Interface Intel® FPGA IPを使用したフラッシュアクセス
1.9. インテル HALドライバー
1.10. 汎用シリアルフラッシュインターフェース Intel® FPGA IP ユーザーガイドアーカイブ
1.11. Generic Serial Flash Interface Intel® FPGA IPユーザーガイドの改訂履歴
インテルのみ表示可能 — GUID: qmp1522515256005
Ixiasoft
1.3. Signals
図 1. 信号ブロック図一部の信号の包含と幅は、選択した動作モードと機能によって異なります。
信号 | 幅 | 入力/出力 | 説明 |
---|---|---|---|
CSR向け Avalon® -メモリー・マップド・スレーブ・インターフェイス (avl_csr) 5 | |||
avl_csr_addr | 6 | 入力 | Avalon® -メモリー・マップド・アドレス・バス。アドレスバスはワードでアドレス指定されます。 |
avl_csr_read | 1 | 入力 | CSRへの Avalon® メモリーマップド読み出し制御 |
avl_csr_rddata | 32 | 出力 | CSRからの Avalon® メモリーマップド読み出しデータバス |
avl_csr_write | 1 | 入力 | CSRへの Avalon® メモリーマップド書き込み制御 |
avl_csr_wrdata | 32 | 入力 | CSRへの Avalon® メモリーマップド書き込みバス。 |
avl_csr_waitrequest | 1 | 出力 | CSRからの Avalon® メモリーマップド待機要求制御。 |
avl_csr_rddata_valid | 1 | 出力 | 有効な Avalon® メモリーマップド読み出しデータ。CSR 読み出しデータが使用可能であることを示します。 |
avl_csr_byteenable | 4 | 入力 | Avalon® CSRへのメモリー・マップド・バイトイネーブル制御。Use byteenable for CSRパラメーターを有効にした場合に使用できます。 |
Avalon® メモリーアクセス用のメモリー・マップド・スレーブ・インターフェイス(avl_mem)。 5 | |||
avl_mem_write | 1 | 入力 | Avalon® メモリーへのメモリーマップド書き込み制御 |
avl_mem_burstcount | 7 | 入力 | Avalon® メモリーのメモリーマップドバーストカウント。値の範囲は1〜64(最大ページサイズ)です。 |
avl_mem_waitrequest | 1 | 出力 | メモリーからの Avalon® メモリーマップドwaitrequest制御。 |
avl_mem_read | 1 | 入力 | Avalon® メモリーへのメモリーマップド読み取り制御 |
avl_mem_addr | N | 入力 | Avalon® メモリー・マップド・アドレス・バス。アドレスバスはワードアドレス指定です。アドレスの幅は、フラッシュメモリーの密度によって異なります。 使用している場合 インテル® Arria® 10、 と インテル® Cyclone® 10 GX または、複数のフラッシュを備えた汎用I/Oを備えたサポートされているデバイスの場合は、CSRを記述してチップセレクトを選択します。 IPは、このアドレスを介してアクセスされるときに、選択されたフラッシュをターゲットにします。 |
avl_mem_wrdata | 32 | 入力 | メモリーへの Avalon® メモリーマップド書き込みデータバス |
avl_mem_readddata | 32 | 出力 | メモリーからの Avalon® メモリーマップド読み出しデータバス |
avl_mem_rddata_valid | 1 | 出力 | 有効な Avalon® メモリーマップド読み出しデータ。メモリー読み出しデータが使用可能であることを示します。 |
avl_mem_byteenble | 4 | 入力 | メモリーへの Avalon® -メモリーマップド書き込みデータ・イネーブル・ビット。バーストモード時に、バイトイネーブル・バスのビットは常にすべてHighの状態になります (4'b1111)。 |
クロックとリセット | |||
clk | 1 | 入力 | IPコアのクロックに使用される入力クロック |
reset | 1 | 入力 | コントローラーをリセットするための非同期リセット入力。 |
割り込み | |||
irq | 1 | 出力 | 割り込み信号で、不正な書き込みまたは不正な消去があるかを特定します |
コンジット・インターフェイス 6 | |||
flash_data | 4 | Bidirectional | フラッシュデバイスからデータを供給する入力/出力ポート |
flash_dclk | 1 | 出力 | フラッシュデバイスにclock信号を提供します。 |
flash_ncs | 1/3 | Output | フラッシュデバイスにncs信号を提供します。 |
5 一度に1つのポート (avl_csr また avl_mem)にのみアクセスできます。IP は、waitrequest信号(avl_csr_waitrequest と avl_mem_waitrequest)をディアサートした後、後続のアクセスを許可します 。
6 Enable interrupt interfaceパラメーターをイネーブルしたときの割り込み信号。