インテルのみ表示可能 — GUID: oly1523608059295
Ixiasoft
1.1. リリース情報
1.2. デバイスファミリー・サポート
1.3. Signals
1.4. パラメーター
1.5. レジスター・マップ
1.6. Intel® FPGA IPの使用
1.7. Generic Serial Flash Interface Intel® FPGA IP リファレンス・デザイン
1.8. Generic Serial Flash Interface Intel® FPGA IPを使用したフラッシュアクセス
1.9. インテル HALドライバー
1.10. 汎用シリアルフラッシュインターフェース Intel® FPGA IP ユーザーガイドアーカイブ
1.11. Generic Serial Flash Interface Intel® FPGA IPユーザーガイドの改訂履歴
インテルのみ表示可能 — GUID: oly1523608059295
Ixiasoft
1.7.3. Nios® IIハードウェアシステムの作成
- インテル® Quartus® Prime ソフトウェアで、File > New Project Wizardに移動します。
- 新しいディレクトリにgeneric_flash_accessという名前の新しい インテル® Quartus® Prime Prime プロジェクトを作成し、Cyclone V E 5CEFA7F3117 デバイスを選択します。
- Tools > Platform Designerを選択し、ファイルをgeneric_flash_access.qsysとして保存します。
- クロック ソースclk_0 をダブルクリックし、Clock frequencyを100000000 Hz (100MHz) に変更します。
- clk_0を右クリックして、名前をsys_clkに変更します。
- Nios® II プロセッサを追加します。
- に移動 プロセッサと周辺機器 > 組み込みプロセッサ > NiosIIプロセッサ、をクリックします 追加。 Go to Processor and Peripherals > Embedded Processors > Nios II Processorに移動し、Addをクリックします。
- Finish をクリックして Nios® IIプロセッサーをデザインに追加し、名前をnios2に変更します。
注: まだ指定されていないパラメーターに関するメッセージは無視してください。
- Generic Serial Flash Interface IPを追加します。
- Select Basic Functions > Configuration and Programming > Generic Serial Flash Interface Intel FPGA IPを選択して、そしてAddをクリックします。このコンポーネントの名前をintel_generic_serial_flash_interface_top0に変更します。
- デバイス密度を設定します。
注: このリファレンス・デザインは、1024MBのフラッシュデバイス密度を使用しています。
- プロセッサーのdata_masterをavl_memとavl_csrに接続し、プロセッサーのinstruction_masterをこのコンポーネントのavl_memのみに接続します。
- オンチップメモリーを追加する
- Select Basic Functions > On Chip Memory > On-Chip Memory (RAM or ROM) Intel FPGA IP.
- Total Memory Sizeを40960バイト(40 Kバイト)に設定します。
- Finishをクリックして、名前をmain_memoryに変更します。
- そのスレーブをプロセッサーのdata_master および instruction_masterに接続します。
- JTAG UART IPを追加します。
- Interface Protocols > Serial > JTAG UART Intel FPGA IPに移動して、Addをクリックします。
- Finishをクリックして、名前をjtag_uartに変更します。
- avalon_jtag_slaveポートをプロセッサーのdata_masterポートに接続します。
- IRQカラムで、Avalon_jtag_slaveポートからのinterrupt senderポートをプロセッサーの interrupt receiverポートに接続し、0を入力します。
- sys_clk のクロック入力を他のすべてのコンポーネントのクロック入力に接続します。
- プラットフォーム・デザイナーシステムを生成する前に、すべての Nios® IIプロセッサー・エラー・メッセージを解決します。
- Nios® II プロセッサー nios2をダブルクリックします。
- Vectorsをクリックし、Reset vector memoryと Exception vector memoryの両方をmain_memory.s1に変更します。
- Systemタブをクリックし、ドロップダウン メニューのSystemをクリックし、Assign Base Addressをクリックして、すべてのコンポーネントのベース アドレスを自動割り当てます。
- 同じメニューの下で、Create Global Reset Networkをクリックして、リセット信号を接続し、グローバル・リセット・ネットワークを形成します。
図 7. 完了したプラットフォーム・デザイナー接続 - システムを生成します。
- ウィンドウの下部にあるGenerate HDLをクリックします。
- 完了すると、プラットフォーム・デザイナーはGenerate: Completed successfullyを表示します。